集成電路系統(tǒng)設(shè)計、驗證與測試

內(nèi)容概要

本書是“集成電路EDA技術(shù)”叢書之一，內(nèi)容涵蓋了IC設(shè)計過程和EDA，系統(tǒng)級設(shè)計方法與工具，系統(tǒng)級規(guī)范與建模語言，SoC的IP設(shè)計，MPSoC設(shè)計的性能驗證方法，處理器建模與設(shè)計工具，嵌入式軟件建模與設(shè)計，設(shè)計與驗證語言，數(shù)字仿真，并詳細(xì)分析了基于聲明的驗證，DFT，而且專門探討了ATPG，以及模擬和混合信號測試等，本書還為IC測試提供了方便而全面的參考。    本書可作為從事電子科學(xué)與技術(shù)、微電子學(xué)與固體電子學(xué)以及集成電路工程的技術(shù)人員和科研人員即以高等院校師生的常備參考書。

書籍目錄

第1部分  介紹　第1章  引言  　1.1  集成電路電子設(shè)計自動化簡介  　1.2  系統(tǒng)級設(shè)計  　1.3  微體系結(jié)構(gòu)設(shè)計  　1.4  邏輯驗證  　1.5  測試  　1.6  RTL到GDSII，綜合、布局和布線  　1.7  模擬和混合信號設(shè)計  　1.8  物理驗證  　1.9  工藝計算機輔助設(shè)計  　參考文獻(xiàn)　第2章  IC設(shè)計流程和EDA  　2.1　緒論  　2.2　驗證  　2.3  實  現(xiàn)  　2.4　可制造性設(shè)計  　參考文獻(xiàn)第2部分  系統(tǒng)級設(shè)計　第3章  系統(tǒng)級設(shè)計中的工具和方法  　3.1　緒論  　3.2　視頻應(yīng)用的特點  　3.3　其他應(yīng)用領(lǐng)域  　3.4　平臺級的特點  　3.5　基于模型的設(shè)計中計算和工具的模型  　3.6　仿真  　3.7　軟、硬件的協(xié)同綜合  　3.8　總結(jié)  　參考文獻(xiàn)　第4章  系統(tǒng)級定義和建模語言  　4.1　緒論  　4.2　特定領(lǐng)域語言和方法的調(diào)研  　4.3　異構(gòu)平臺及方法學(xué)  　4.4　總結(jié)  　參考文獻(xiàn)　第5章  SOC基于模塊的設(shè)計和IP集成  　5.1  IP復(fù)用和基于模塊設(shè)計的經(jīng)濟性問題  　5.2  標(biāo)準(zhǔn)總線接口  　5.3  基于聲明驗證的使用  　5.4  IP配置器和生成器的使用  　5.5  設(shè)計集成和驗證的挑戰(zhàn)  　5.6  SPIRIT XML數(shù)據(jù)手冊提案  　5.7  總結(jié)  　參考文獻(xiàn)　第6章  多處理器的片上系統(tǒng)設(shè)計的性能評估方法  　6.1　緒論  　6.2　對于系統(tǒng)設(shè)計流程中性能評估的介紹  　6.3　MPSoC性能評估  　6.4　總結(jié)  　參考文獻(xiàn)　第7章  系統(tǒng)級電源管理 　 7.1　緒論  　7.2　動態(tài)電源管理  　7.3　電池監(jiān)控動態(tài)電源管理  　7.4　軟件級動態(tài)電源管理  　7.5　總結(jié)  　參考文獻(xiàn)　第8章  處理器建模和設(shè)計工具  　8.1　緒論  　8.2　使用ADL進(jìn)行處理器建模  　8.3　ADL驅(qū)動方法  　8.4　總結(jié)  　參考文獻(xiàn)　第9章　嵌入式軟件建模和設(shè)計  　9.0　摘要  　9.1　緒論  　9.2　同步模型和異步模型  　9.3  同步模型  　9.4　異步模型  　9.5　嵌入式軟件模型的研究  　9.6　總結(jié)  　參考文獻(xiàn)　第10章  利用性能指標(biāo)為IC設(shè)計選擇微處理器內(nèi)核  　10.1　緒論  　10.2　作為基準(zhǔn)點測試平臺的ISS  　10.3　理想與實際處理器基準(zhǔn)的比較  　10.4　標(biāo)準(zhǔn)基準(zhǔn)類型  　10.5  以往的性能級別MIPS、MOPS和MFLOPS  　10.6　經(jīng)典的處理器基準(zhǔn)（早期）  　10.7　現(xiàn)代處理器性能基準(zhǔn)  　10.8　可配置性處理器和處理器內(nèi)核基準(zhǔn)的未來  　10.9　總結(jié)  　參考文獻(xiàn)　第11章  并行高層次綜合：一種高層次綜合的代碼轉(zhuǎn)換方法  　11.1　緒論  　11.2　技術(shù)發(fā)展水平的背景及調(diào)研  　11.3　并行HLS  　11.4  SPARK PHLS框架  　11.5　總結(jié)  　參考文獻(xiàn)第3部分  微體系結(jié)構(gòu)設(shè)計第4部分　邏輯驗證第5部分　測試

章節(jié)摘錄

　　第1部分　介紹　　第1章　引言　　1.1　集成電路電子設(shè)計自動化簡介　　當(dāng)今的集成電路（integrated circuit，IC）極其復(fù)雜，經(jīng)常帶有數(shù)百萬器件。在設(shè)計流程的每一個階段，如果沒有軟件（software，SW）的協(xié)助，僅僅靠手工是不可能設(shè)計出這些IC的。用于實現(xiàn)這一目的的工具統(tǒng)稱為電子設(shè)計自動化（EDA）?！　DA工具的涵蓋面非常廣泛，從用于實現(xiàn)和驗證功能的純邏輯工具，到生成用于加工制造的數(shù)據(jù)和驗證設(shè)計能夠被加工所使用的純物理工具，都屬于EDA范疇。在下一章由RobertDamian0和Raul Camposan0編寫的“IC設(shè)計流程和EDA”中，論述了IC的設(shè)計過程及其主要階段和設(shè)計流程，以及EDA工具是如何適合這些過程和流程的。其中特別關(guān)注了主要IC設(shè)計階段之間的接口，以及階段間的交互信息，包括向上抽象和向下詳細(xì)設(shè)計及驗證的信息?！　?.1.1　電子設(shè)計自動化簡史　　本章非常簡要地概括了集成電路EDA的起源和發(fā)展歷史?！　≡贗C被發(fā)明之后，人們對設(shè)計工具的需求很快變得迫切起來。由于IC在加工之后不能像面包板那樣輕松地進(jìn)行修改，因此，即使測試一個簡單的變化都要花費幾周的時間（需要新的掩膜和新的加工流程），同時費用高昂。而且，因為IC內(nèi)部的節(jié)點本身很微小，并且可能被IC中其他層次所覆蓋，所以很難對其進(jìn)行探測。即使這些問題都能解決，由于內(nèi)部節(jié)點通常都帶有很高的阻抗，因此，很難在不顯著改變其特性的情況下進(jìn)行測量。所以，幾乎就在IC問世的那一刻，電路仿真器就成為IC設(shè)計中至關(guān)重要的一環(huán)。這些內(nèi)容出現(xiàn)于20世紀(jì)60年代，在“模擬仿真：電路級和行為級”章節(jié)中有所涉及。　　隨著電路規(guī)模的增大，掩膜的制造亟需錄入上的協(xié)助。起初有一些數(shù)字化的程序，雖然設(shè)計人員還是用彩色鉛筆繪圖，但是這些程序?qū)⒆鴺?biāo)輸入計算機，接著寫入磁帶，然后傳送給掩膜制造設(shè)備。很快這些早期的程序被開發(fā)成完善的版圖編輯器。首次開發(fā)這些程序是在20世紀(jì)60年代末和70年代初。如同“面向模擬IC和混合信號SoC的版圖工具的調(diào)查”中證實的那樣，雖然隨著自動版圖技術(shù)方面進(jìn)行的多次實驗，出現(xiàn)了一些更加自動優(yōu)化的發(fā)展，但是現(xiàn)代時期模擬設(shè)計的版圖仍然大幅度地依賴手工進(jìn)行繪制。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    集成電路系統(tǒng)設(shè)計、驗證與測試 PDF格式下載

---