EDA技術(shù)實(shí)用教程

前言

經(jīng)過(guò)幾年的使用和EDA技術(shù)的發(fā)展，借助本教材被評(píng)為“北京高等教育精品教材”之際，重新修訂。第2版無(wú)論是在內(nèi)容上還是在章節(jié)上都作了很大的改動(dòng)，引進(jìn)了最新的SOPC技術(shù)，為培養(yǎng)學(xué)生的創(chuàng)新意識(shí)，從整體的設(shè)計(jì)思想和方法上做了大膽的，嘗試。本書(shū)共分為10章，第1章主要是EDA技術(shù)概述和基本設(shè)計(jì)方法；第2章和第4章分別介紹了電子工作平臺(tái)（EWB），EDA的開(kāi)發(fā)工具——MAX+plusⅡ軟件的功能、特點(diǎn)和使用方法。列舉了大量的仿真應(yīng)用實(shí)例，其中包括在模擬電子、數(shù)字電子技術(shù)中的應(yīng)用；第3章是可編程邏輯器件的選擇和使用；第5章和第6章介紹了VHDL硬件描述語(yǔ)言和基本設(shè)計(jì)方法；第7章是EDA技術(shù)綜合應(yīng)用設(shè)計(jì)實(shí)例。第8章是EDA技術(shù)實(shí)驗(yàn)；第9章介紹了印制電路板的設(shè)計(jì)（Protel 99 SE）方法和工藝問(wèn)題，第lO章介紹了SOPC實(shí)驗(yàn)實(shí)例，為引導(dǎo)最新的技術(shù)打下基礎(chǔ)。本書(shū)由李洋擔(dān)任主編，張曉燕、范翠香和趙厚玉擔(dān)任副主編，田小平和王志秀參加了部分內(nèi)容的編寫(xiě)，董英華擔(dān)任主審。清華大學(xué)的華成英教授和北京交通大學(xué)的侯建軍教授對(duì)本書(shū)提出了不少寶貴的建議，在此表示感謝。限于編者的水平與經(jīng)驗(yàn)，加上時(shí)間倉(cāng)促，書(shū)中錯(cuò)誤和不妥之處在所難免，敬請(qǐng)廣大讀者批評(píng)指正。

內(nèi)容概要

　　本書(shū)以掌握國(guó)內(nèi)外最流行的電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)為教學(xué)目標(biāo)，以培養(yǎng)學(xué)生的創(chuàng)新意識(shí)為主導(dǎo)，以實(shí)例仿真與動(dòng)手訓(xùn)練為主線，系統(tǒng)地介紹了可編程邏輯器件、EDA及其應(yīng)用設(shè)計(jì)技術(shù)?！　”緯?shū)介紹了EDA技術(shù)各個(gè)方面軟件的功能、特點(diǎn)和使用方法，用一些簡(jiǎn)單的實(shí)例使學(xué)生能快速掌握各種EDA技術(shù)軟件的使用方法，重點(diǎn)培養(yǎng)學(xué)生的電路分析、設(shè)計(jì)和應(yīng)用開(kāi)發(fā)能力。主要內(nèi)容包括：EDA技術(shù)導(dǎo)論、電子工作平臺(tái)（EWB）的應(yīng)用、可編程邏輯器件、EDA的開(kāi)發(fā)工具（MAX＋plus Ⅱ）、VHDL硬件描述語(yǔ)言、VHDL程序設(shè)計(jì)基礎(chǔ)、EDA技術(shù)綜合應(yīng)用設(shè)計(jì)實(shí)例、EDA技術(shù)實(shí)驗(yàn)、印制電路板的設(shè)計(jì)（Protel 99 SE）和SOPC實(shí)驗(yàn)實(shí)例?！　”緯?shū)為EDA設(shè)計(jì)的基礎(chǔ)教材，可供高等院校的機(jī)電工程、信息類(lèi)和電類(lèi)各專(zhuān)業(yè)的本科生使用。鑒于本書(shū)的實(shí)用性和應(yīng)用性突出，還可以作為高職高專(zhuān)院校的EDA教材，也可作為廣大工程技術(shù)人員的參考書(shū)。

書(shū)籍目錄

第2版前言第1版前言第1章 EDA技術(shù)導(dǎo)論1.1 EDA技術(shù)概述1.2 EDA技術(shù)發(fā)展歷程1.3 EDA技術(shù)的知識(shí)體系1.4 EDA技術(shù)的基本工具1.5 EDA技術(shù)的基本設(shè)計(jì)思路1.6 EDA技術(shù)的發(fā)展趨勢(shì)思考題和習(xí)題第2章 電子工作平臺(tái)（EWB）的應(yīng)用2.1 EWB的界面菜單、元器件庫(kù)和虛擬儀表2.1.1 EWB的界面菜單介紹2.1.2 EWB的元器件庫(kù)欄2.1.3 虛擬儀表的使用2.2 EWB的基本操作2.2.1 單元電路的建立2.2.2 單元電路的簡(jiǎn)單測(cè)試2.3 EWB的基本分析方法2.3.1 EWB的運(yùn)行和參數(shù)設(shè)置2.3.2 DC Operating Point Analysis（直流工作點(diǎn)分析）2.3.3 AC Frequency Analysis（交流頻率分析）2.3.4 Transient Analysis（瞬態(tài)分析）2.3.5 Fourier Analysis（傅里葉分析）2.3.6 Noise Analysis（噪聲分析）2.3.7 Distortion Analysis（失真度分析）2.4 EWB與Muhisim的功能比較2.4.1 EWB與Multisim總體概貌的比較2.4.2 EWB與Muhisim元器件庫(kù)建模型精度的比較2.4.3 EWB與Muhisim仿真分析功能的比較2.4.4 EWB與Multisim儀器儀表庫(kù)的比較2.4.5 EWB與Multisim增進(jìn)功能的比較2.5 EWB在電路分析中的應(yīng)用2.5.1 戴維南定理的仿真2.5.2 RLC串聯(lián)電路時(shí)域響應(yīng)的研究2.5.3 交流電路的功率及功率因數(shù)的求解2.6 EWB在模擬電子技術(shù)中的應(yīng)用2.6.1 單管放大電路的參數(shù)測(cè)試與分析2.6.2 負(fù)反饋放大電路的研究2.6.3 正弦波振蕩電路的分析2.6.4 反相積分器的仿真2.6.5 正相放大和反相放大的仿真比較2.6.6 功率放大器特性的仿真2.7 EWB在數(shù)字電子技術(shù)中的應(yīng)用2.7.1 555電路的設(shè)計(jì)與仿真2.7.2 加法器的設(shè)計(jì)與仿真2.7.3 四人表決電路的設(shè)計(jì)與仿真思考題和習(xí)題第3章 可編程邏輯器件3.1 可編程邏輯器件的發(fā)展進(jìn)程和典型產(chǎn)品3.2 可編程邏輯器件的硬件結(jié)構(gòu)3.2.1 硬件可編程實(shí)現(xiàn)的基本思想3.2.2 SPLD的基本結(jié)構(gòu)3.2.3 CPLD的結(jié)構(gòu)特點(diǎn)3.2.4 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的基本結(jié)構(gòu)和配置3.2.5 ispLSI邏輯器件的基本結(jié)構(gòu)3.3 FPGA和CPLD的開(kāi)發(fā)應(yīng)用選擇3.3.1 PLD比較和選用的方法3.3.2 FPGA和CPLD的性能比較3.3.3 FPGA和CPLD的選擇3.4 在系統(tǒng)可編程技術(shù)思考題和習(xí)題第4章 EDA的開(kāi)發(fā)工具(MAX+pIusⅡ)4.1 MAx+plusⅡ操作指南4.1.1 建立新項(xiàng)目4.1.2 建立新的圖形輸入文件4.1.3 編輯圖形輸人文件4.1.4 編譯項(xiàng)目文件4.1.5 創(chuàng)建波形文件并進(jìn)行功能仿真4.1.6 進(jìn)行時(shí)序分析4.2 可編程器件下載操作實(shí)例4.3 同步十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)與仿真實(shí)例4.4 Quartus Ⅱ操作指南4.4.1 Quartus Ⅱ基本操作4.4.2 層次化設(shè)計(jì)4.4.3 Ahera宏功能模塊應(yīng)用實(shí)例4.4.4 MAX+plus Ⅱ設(shè)計(jì)轉(zhuǎn)換成Quartus Ⅱ設(shè)計(jì)思考題和習(xí)題第5章 VHDL硬件描述語(yǔ)言5.1 概述5.2 VHDL程序的基本(模型)結(jié)構(gòu)5.2.1 VHDL程序設(shè)計(jì)舉例5.2.2 USE定義區(qū)5.2.3 ENTITY(實(shí)體)5.2.4 ARCHITECTUREBODIES(結(jié)構(gòu)體)5.3 VHDL語(yǔ)言要素5.3.1 IDENTIFIERS(標(biāo)識(shí)符)5.3.2 DATAOBJECTS(數(shù)據(jù)對(duì)象)5.3.3 DATATYPES(數(shù)據(jù)類(lèi)型)5.3.4 VHDL語(yǔ)言的運(yùn)算操作符5.4 VHDL最基本的描述語(yǔ)句5.4.1 PROCESS STATEMENTS(進(jìn)程語(yǔ)句)5.4.2 SEQUENTIAL(順序描述語(yǔ)句)5.4.3 CONCURRENT STATEMENTS(并行／并發(fā)同時(shí)語(yǔ)句)5.5 VHDL的其他描述語(yǔ)句5.5.1 屬性描述與定義語(yǔ)句5.5.2 BLOCK語(yǔ)句5.5.3 COMPONENT語(yǔ)句5.5.4 GENERATE語(yǔ)句5.5.5 ASSERT STATEMENT(斷言語(yǔ)句)思考題和習(xí)題第6章 VHDL程序設(shè)計(jì)基礎(chǔ)6.1 VHDL描述風(fēng)格6.1.1 行為描述6.1.2 數(shù)據(jù)流描述6.1.3 結(jié)構(gòu)描述6.2 組合邏輯設(shè)計(jì)實(shí)例6.2.1 基本邏輯門(mén)的描述6.2.2 ENCODER(編碼器)6.2.3 譯碼器6.2.4 選擇器6.2.5 加法器6.3 時(shí)序電路設(shè)計(jì)實(shí)例6.3.1 鎖存器6.3.2 同步計(jì)數(shù)器6.3.3 存儲(chǔ)器6.4 狀態(tài)機(jī)的設(shè)計(jì)實(shí)例6.5 硬件描述語(yǔ)言層次化設(shè)計(jì)6.5.1 “自上而下”層次化設(shè)計(jì)概述6.5.2 VHDL硬件描述語(yǔ)言層次化設(shè)計(jì)方法思考題和習(xí)題第7章 EDA技術(shù)綜合應(yīng)用設(shè)計(jì)實(shí)例7.1 交通燈控制系統(tǒng)設(shè)計(jì)7.1.1 系統(tǒng)設(shè)計(jì)要求7.1.2 確定方案7.1.3 模塊電路的端口資源7.1.4.模塊電路設(shè)計(jì)7.1.5 頂層設(shè)計(jì)7.1.6 適配下載7.1.7 硬件驗(yàn)證7.1.8 總結(jié)報(bào)告7.2 8位加法器7.2.1 設(shè)計(jì)原理7.2.2 程序設(shè)計(jì)7.2.3 編譯、仿真7.2.4 下載驗(yàn)證7.3 數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)7.3.1 系統(tǒng)的功能要求和設(shè)計(jì)思想7.3.2 ADC控制模塊設(shè)計(jì)7.4 電子密碼鎖的設(shè)計(jì)7.4.1 設(shè)計(jì)原理與要解決的問(wèn)題7.4.2 去抖模塊的設(shè)計(jì)7.4.3 功能模塊的設(shè)計(jì)7.4.4 其他模塊的設(shè)計(jì)7.5 搶答器的設(shè)計(jì)7.5.1 搶答器的原理及其功能7.5.2 利用MAX+PlusⅡ的圖形界面設(shè)計(jì)四位搶答器7.5.3 利用VHDL語(yǔ)言來(lái)設(shè)計(jì)四位搶答器7.5.4 利用Protel99SE來(lái)繪制四位搶答器的電路圖7.5.5 利用Protel99SE來(lái)繪制四位搶答器的電路板圖7.6 設(shè)計(jì)選題(1)7.6.1 8×8乘法器設(shè)計(jì)原理7.6.2 同步清零的可逆計(jì)數(shù)器7.6.3 可預(yù)置、可同步清零的8位雙向循環(huán)移位寄存器設(shè)計(jì)7.7 設(shè)計(jì)選題(2)7.7.1 數(shù)字跑表7.7.2 多功能電子表7.7.3 出租車(chē)計(jì)費(fèi)器7.7.4 自適應(yīng)頻率計(jì)7.7.5 數(shù)字式頻率合成器7.7.6 彩燈控制器第8章 EDA技術(shù)實(shí)驗(yàn)8.1 EDA技術(shù)實(shí)驗(yàn)的基本要求8.2 電路的參考實(shí)驗(yàn)項(xiàng)目、內(nèi)容及要求8.2.1 驗(yàn)證疊加原理與戴維南定律8.2.2 RL串聯(lián)電路的仿真實(shí)驗(yàn)8.2.3 直流電路中的功率傳遞8.2.4 串聯(lián)電路的諧振8.2.5 受控源VCVS、VCCS、CCVS、CCCS的仿真實(shí)驗(yàn)8.2.6 一階RL電路的動(dòng)態(tài)過(guò)程仿真實(shí)驗(yàn)8.2.7 楞次定律的仿真實(shí)驗(yàn)8.2.8 非正弦波傅里葉分析的仿真實(shí)驗(yàn)8.3 模擬電子的參考實(shí)驗(yàn)項(xiàng)目、內(nèi)容及要求8.3.1 單管共射極放大電路的仿真實(shí)驗(yàn)8.3.2 集成運(yùn)算放大電路的仿真實(shí)驗(yàn)8.3.3 子電路與波特圖儀的使用實(shí)驗(yàn)8.3.4 電壓比較器的仿真實(shí)驗(yàn)8.3.5 有源低通濾波器電路的仿真實(shí)驗(yàn)8.3.6 求和電路的仿真實(shí)驗(yàn)8.3.7 綜合性實(shí)驗(yàn)——高、低限越限聲光報(bào)警器的仿真實(shí)驗(yàn)8.3.8 設(shè)計(jì)性實(shí)驗(yàn)8.4 數(shù)字電子的參考實(shí)驗(yàn)項(xiàng)目、內(nèi)容及要求8.4.1 數(shù)字邏輯電路關(guān)系測(cè)試的仿真實(shí)驗(yàn)8.4.2 邏輯分析儀測(cè)試的仿真實(shí)驗(yàn)8.4.3 字信號(hào)發(fā)生器的測(cè)試實(shí)驗(yàn)8.4.4 分頻器的測(cè)試實(shí)驗(yàn)8.4.5 編碼器的仿真實(shí)驗(yàn)8.4.6 數(shù)據(jù)選擇器的仿真實(shí)驗(yàn)8.4.7 移位寄存器的仿真實(shí)驗(yàn)8.4.8 異步二進(jìn)制計(jì)數(shù)器的仿真實(shí)驗(yàn)8.4.9 格雷碼變換8.4.10 BCD碼加法器8.4.11 四人搶答器8.4.12 設(shè)計(jì)基本觸發(fā)器8.4.13 設(shè)計(jì)74LS169計(jì)數(shù)器功能模塊8.4.14 設(shè)計(jì)性實(shí)驗(yàn)8.5 大規(guī)?？删幊唐骷?shí)驗(yàn)8.5.1 組合邏輯設(shè)計(jì)8.5.2 設(shè)計(jì)性實(shí)驗(yàn)8.5.3 綜合性實(shí)驗(yàn)——掃描顯示電路的驅(qū)動(dòng)8.5.4 綜合實(shí)驗(yàn)——數(shù)字鐘8.5.5 出租車(chē)計(jì)費(fèi)器8.5.6 頻率計(jì)第9章 印制電路板的設(shè)計(jì)(ProteI99SE)9.1 Protel99sE簡(jiǎn)介9.1.1 Protel99SE的三大技術(shù)9.1.2.Protel99SE的三大功能模塊9.1.3 Protel99SE的常用命令及操作方法9.2 Protel99SE原理圖設(shè)計(jì)9.2.1 建立Schematic文檔、設(shè)置圖紙9.2.2 放置元器件9.2.3 原理圖布線9.2.4 常用工具軟件的使用方法及原理圖的輸出9.3 網(wǎng)絡(luò)表生成軟件9.3.1 網(wǎng)絡(luò)表中所包含的內(nèi)容9.3.2 由原理圖生成網(wǎng)絡(luò)表9.3.3 元件列表生成9.3.4 原理圖輸出9.4 繪制印制電路板(PCB)9.4.1 啟動(dòng)PCB設(shè)計(jì)系統(tǒng)與環(huán)境設(shè)置9.4.2 制作印制電路板思考題和習(xí)題第10章 SOPC實(shí)驗(yàn)實(shí)例10.1 實(shí)驗(yàn)?zāi)康?0.2 硬件需求10.3 實(shí)驗(yàn)原理10.4 實(shí)驗(yàn)內(nèi)容10.5 實(shí)驗(yàn)步驟附錄附錄A 常用器件國(guó)家標(biāo)準(zhǔn)和本書(shū)用國(guó)外軟件文字和圖形符號(hào)對(duì)照表附錄B 實(shí)驗(yàn)箱簡(jiǎn)介參考文獻(xiàn)

章節(jié)摘錄

插圖：第3章 可編程邏輯器件可編程邏輯器件（PLD）是一種供用戶(hù)根據(jù)自己的要求來(lái)構(gòu)造邏輯功能的數(shù)字集成電路。一般可利用計(jì)算機(jī)輔助設(shè)計(jì)，即用原理圖、狀態(tài)機(jī)、硬件描述語(yǔ)言（VHDL）等方法來(lái)表示設(shè)計(jì)思想，經(jīng)過(guò)一系列編譯或轉(zhuǎn)換程序，生成相應(yīng)的目標(biāo)文件，再由編程器或電纜將設(shè)計(jì)文件配置到目標(biāo)器件中，這時(shí)的可編程邏輯器件就可作為滿足用戶(hù)要求的專(zhuān)用集成電路使用了。也就是說(shuō)，電子工程師們可在現(xiàn)場(chǎng)自行研制自己所要求的電路或電子系統(tǒng)。PLD經(jīng)歷了從PROM、PLA、GAL到FPGA、ispLSl等發(fā)展過(guò)程。在此期間，PLD的集成度和速度不斷提高，功能不斷增強(qiáng)，結(jié)構(gòu)趨于更合理，使用變得更靈活方便。PLD的出現(xiàn)，打破了中小規(guī)模通用型集成電路和大規(guī)模專(zhuān)用集成電路的壟斷局面。與中小規(guī)模通用型集成電路相比，用PLD實(shí)現(xiàn)數(shù)字系統(tǒng)，有集成度高、速度快、功耗小、可靠性高等優(yōu)點(diǎn)。與大規(guī)模專(zhuān)用集成電路相比，用PLD實(shí)現(xiàn)數(shù)字系統(tǒng)，有研制周期短、先期投資少、無(wú)風(fēng)險(xiǎn)、修改邏輯設(shè)計(jì)方便、小批量生產(chǎn)成本低等優(yōu)勢(shì)?？梢灶A(yù)見(jiàn)，在不久的將來(lái)，PLD將在集成電路市場(chǎng)占統(tǒng)治地位。隨著可編程邏輯器件性能價(jià)格比的不斷提高，以及EDA開(kāi)發(fā)軟件的不斷完善，現(xiàn)代電子系統(tǒng)的設(shè)計(jì)將越來(lái)越多地使用可編程邏輯器件，特別是大規(guī)?？删幊踢壿嬈骷?。如果說(shuō)電子系統(tǒng)可以像積木塊一樣堆積起來(lái)的話，那么現(xiàn)在構(gòu)成許多電子系統(tǒng)僅僅需要三種標(biāo)準(zhǔn)的積木塊——微處理器、存儲(chǔ)器和可編程邏輯器件，甚至僅需一塊大規(guī)?？删幊踢壿嬈骷?/pre>




編輯推薦
《EDA技術(shù)實(shí)用教程(第2版)》購(gòu)書(shū)可獲贈(zèng)增值服務(wù)免費(fèi)提供電子教案





圖書(shū)封面






評(píng)論、評(píng)分、閱讀與下載



還沒(méi)讀過(guò)(63)
勉強(qiáng)可看(460)
一般般(785)
內(nèi)容豐富(3255)
強(qiáng)力推薦(266)


 


    EDA技術(shù)實(shí)用教程 PDF格式下載