可編程器件EDA應(yīng)用開發(fā)技術(shù)

內(nèi)容概要

　　《可編程器件EDA應(yīng)用開發(fā)技術(shù)》從電子電路系統(tǒng)設(shè)計的角度出發(fā)，結(jié)合可編程器件技術(shù)的最新發(fā)展現(xiàn)狀，系統(tǒng)地介紹了可編程器件及其應(yīng)用開發(fā)技術(shù)。內(nèi)容主要包括：可編程器件與電子設(shè)計自動化、Lattice公司的在系統(tǒng)可編程邏輯器件、VHDL硬件描述語言、ABEL-HDL硬件描述語言、ispLEVER開發(fā)工具、數(shù)字電路系統(tǒng)設(shè)計、Lattice公司的在系統(tǒng)可編程模擬器件、PAC-Designer開發(fā)工具和模擬電路系統(tǒng)設(shè)計等。本書可作為高等院校電氣工程、自動控制等相關(guān)專業(yè)的教學(xué)用書和參考書，也可作為電子、通信和自動控制等領(lǐng)域中從事電子產(chǎn)品設(shè)計與開發(fā)工作的工程技術(shù)人員的技術(shù)參考書。

書籍目錄

第1章 可編程器件與電子設(shè)計自動化1.1　可編程器件的發(fā)展過程1.1.1　集成電路的發(fā)展歷史1.1.2　可編程器件的歷史和現(xiàn)狀1.2　EDA技術(shù)簡介1.2.1　EDA設(shè)計的典型流程1.2.2　EDA技術(shù)的設(shè)計特點1.3　可編程器件概述1.3.1　可編程邏輯器件的分類1.3.2　可編程邏輯器件的結(jié)構(gòu)1.3.3　CPLD與FPGA1.4　先進(jìn)的編程和測試技術(shù)1.4.1　在系統(tǒng)可編程(ISP）技術(shù)1.4.2　邊界掃描測試技術(shù)(BST）1.5　可編程器件主要生產(chǎn)商及其器件1.5.1　Altera公司的可編程器件產(chǎn)品1.5.2 Xilinx公司的可編程器件產(chǎn)品1.5.3　Lattice公司的可編程器件產(chǎn)品第2章 Lattice公司的在系統(tǒng)可編程邏輯器件2.1　在系統(tǒng)可編程邏輯器件概述2.1.1　在系統(tǒng)可編程SPLD系列2.1.2　在系統(tǒng)可編程CPLD 器件2.1.3　在系統(tǒng)可編程FPGA 器件2.1.4　可編程數(shù)字開關(guān)及互連器件2.1.5　ISP-PLD的主流產(chǎn)品2.2　ispLSI器件及其結(jié)構(gòu)原理2.2.1　器件概述與技術(shù)特性2.2.2　ispSI器件的結(jié)構(gòu)原理2.2.3　ispLS11000系列2：2.4　ispLS15000系列2.2.5　ispLS18000系列2.3　ispLSI器件在系統(tǒng)編程2.3.1　ispSI器件的編程接口2.3.2　ispSI器件的編程結(jié)構(gòu)2.3.3　編程狀態(tài)機2.3.4　編程連接-方式2.4　ispMACH4000系列器件2.4.1　器件概述2.4.2　ispMACH4000體系結(jié)構(gòu)2.4.3　ispMACH 4000Z零功耗CPLD器件2.5　LatticeECP／EC系列器件2.5.1　器件概述2.5.2　器件結(jié)構(gòu)2.5.3　核心模塊PFU和PFF2.5.4　時鐘分布網(wǎng)絡(luò)2.5.5　系統(tǒng)存儲器(EBR）及其配置2.5.6　可編程I／O單元(PIC）2.5.7　LatticeECP的sysDSP塊2.6　LatticeXP系列器件2.6.1　器件概述2.6.2　器件的主要特性2.6.3　器件結(jié)構(gòu)及其系統(tǒng)配置2.7　MachXO系列2.7.1　MachX(）系列及其主要特征2.7.2　器件結(jié)構(gòu)及其I／O組2.7.3　.MachXO與LatticsXP器件比較2.8　ispGDS和ispGDX系列器件2.8。1　ispGDS通用數(shù)字開關(guān)器件2.8.2　ispGDX通用數(shù)字交叉陣列2.8.3　ispGDX系列器件應(yīng)用第3章 VHDI.硬件描述語言3.1　硬件描述語言概述3.2　VHDL設(shè)計單元3.2.1　VHDL的基本語素3.2.2　基本結(jié)構(gòu)3.2.3　實體3.2.4　結(jié)構(gòu)體3.2.5　庫、包與配置3.3　VHDI。數(shù)據(jù)對象3.3.1　常量3.3.2　變量3.3.3　信號3.4　VHDL基本數(shù)據(jù)類型3.4.1　數(shù)據(jù)類型的分類3.4.2　標(biāo)準(zhǔn)數(shù)據(jù)類型3.4.3　自定義數(shù)據(jù)類型3.4.4　數(shù)據(jù)類型的轉(zhuǎn)換方法3.5　VHDL運算符3.5.1　邏輯(L0GICAL）運算符3.5.2　算術(shù)(ARITHMETIC）運算符3.5.3　關(guān)系(RELATI0NAL）運算符3.5.4　并置運算符3.5.5　運算操作符的優(yōu)先級3.6　并行語句3.6.1 PROCESS進(jìn)程語句3.6.2　Block塊語句3.6.3　SUBPROGRAM子程序3.6.4　ASSERT斷言語句3.6.5　SIGNAL ASSGNMENT并行信號賦值語句3.6.6　GENERlC參數(shù)據(jù)傳遞語句3.6.7　COMPONENT通用模塊與元件調(diào)用語句3.6.8　(3ENERATE生成語句3.7　順序語句3.7.1　變量賦值語句3.7.2　IF條件語句3.7.3　CASE條件語句3.7.4　NULL空操作語句3.7.5　LOOP循環(huán)語句3.7.6　WAIT等待語句3.7.7　RETURN返回語句第4章 ABEL-HDL硬件描述語言4.1　ABEL-HDL的基本元素與語法規(guī)則4.1.1　ABEL-HDL語言元素4.1.2　基本語法規(guī)則4.2　ABEL-HDI。源文件結(jié)構(gòu)4.2.1　ABEL源文件基本格式4.2.2　ABEL源文件結(jié)構(gòu)層次4.3　ABEL HDL語言的語句4.3.1　文件頭部4.3.2　定義段(DECLARATIONS）4.3.3　邏輯描述段4.3.4　測試矢量段(TESTVECTORS）4.3.5　結(jié)束段4.4　指示字(DIRECTIVES）4.5　ABELHDL輸出文件結(jié)構(gòu)4.6　ABELHDL語言應(yīng)用舉例第5章 ispI~EVER開發(fā)工具5.1 ISP器件開發(fā)概述5.1.1　ISP器件的開發(fā)過程5.1.2　開發(fā)工具軟件簡介5.1.3　ispLEVER軟件及其主要特征5.2　原理圖的輸入5.2.1　項目創(chuàng)建與器件選擇5.2.2　原理圖源文件的添加5.2.3　編輯原理圖5.2.4　連線命名與標(biāo)注5.2.5　引腳屬性定義5.2.6　建立元件符號5.3編譯與仿真5.3.1　建立仿真和設(shè)計編譯5.3.2　功能仿真5.3.3　時序仿真5.4　ABEL語言與原理圖的混合輸入5.4.1　建立頂層原理圖5.4.2　建立底層ABEL-HDL源文件5.4.3　編譯ABEL源文件5.4.4　仿真測試5.4.5　器件適配5.4.6　層次化設(shè)計方法5.5　約束條件編輯器5.6　ISP器件的編程實現(xiàn)5.7　VHDL和Veiilog語言的設(shè)計方法5.7.1　VHDL語言的輸入5.7.2　Verilog語言的輸入5.8　仿真工具.ModelSim的使用5.9　ispI。EVER的FPGA設(shè)計5.9.1　項目創(chuàng)建5.9.2　源文件設(shè)計輸入5.9.3　編譯與仿真5.9.4　設(shè)計實現(xiàn)5.10　ispDesign EXPERT開發(fā)工具5.10.1　概述5.10.2　器件編程實現(xiàn)5.10.3　MACH器件下載第6章 數(shù)字電路系統(tǒng)設(shè)計6.1　數(shù)字電路系統(tǒng)設(shè)計概述6.1.1　設(shè)計流程6.1.2　設(shè)計方法6.1.3　設(shè)計準(zhǔn)則6.2　組合邏輯電路設(shè)計6.2.1　格雷碼／二進(jìn)制碼變換器6.2.2 4位金加器設(shè)計6.2.3　求補器6.2.4　乘法器的設(shè)計6.2.5　編碼器設(shè)計6.2.6　譯碼器設(shè)計6.2.7　多路選擇器設(shè)計6.2.8　總線緩沖器6.3　時序邏輯電路設(shè)計6.3.1　循環(huán)移位寄存器6.3.2　計數(shù)器6.4有限狀態(tài)機6.4.1　有限狀態(tài)機簡介6.4.2　編碼方式6.4.3　剩余狀態(tài)碼i6.5　倍頻鑒相器設(shè)計6.5.1　倍頻鑒相的原理6.5.2　倍頻鑒相器設(shè)計6.6　交通信號燈控制器設(shè)計6.6.1 t系統(tǒng)功能設(shè)計6.6.2　系統(tǒng)功能模塊6.6.3　電路原理圖／ABELHDL混合輸入設(shè)計6.6.4　仿真與測試第7章 Lattice公司的在系統(tǒng)可編程模擬器件7.1　可編程模擬器件概述7.2　isptACl07.2.1　ispPACl0功能結(jié)構(gòu)7.2.2　ispPACl0性能特點7.2.3　ispPAClO的工作原理7.3　ispPAC207.3.1　ispPAC220功能結(jié)構(gòu)7.3.2　ispPAC20性能特點7.3.3　ispPAC20的工作原理7.4　isptAC307.4.1　ispPAC30功能結(jié)構(gòu)7.4.2　ispPAC30的性能特點7.4.3　ispPAC30的工作原理7.4.4　SPI接口編程模式7.5　ispPAC80與ispPAC817.5.1　器件功能結(jié)構(gòu)7.5.2　ispPAC80性能指標(biāo)7.5.3　ispPAC80的工作原理7.6　可編程電源管理芯片7.6.1　器件概述7.6.2　ispPAC—Powerl208的結(jié)構(gòu)7.6.3　ispPAC-Power604的結(jié)構(gòu)7.7　在系統(tǒng)可編程時鐘發(fā)生器第8章 PAC-Designer開發(fā)工具8.1 PAC一Desjgner軟件概述8.1.1　軟硬件配置要求8.1.2　軟件主要功能8.1.3　軟件的安裝與注冊8.1.4　軟件設(shè)計過程8.2 PAC-Designer軟件的使用8.2.1　進(jìn)入圖形設(shè)計環(huán)境8.2.2　軟件用戶圖形界面8.2.3　原理圖設(shè)計輸入8.2.4　器件參數(shù)修改設(shè)置8.2.5　軟件菜單詳解8.2.6　典型電路宏庫8.3　設(shè)計仿真8.3.1　設(shè)置仿真參數(shù).8.3.2　執(zhí)行仿真操作8.4　器件編程8.5　ispPAC30的軟件設(shè)計8.6 isptAC80的軟件設(shè)計8.7　ispPAC--POWERl208的軟件設(shè)計8.7.1　設(shè)計過程8.7.2　時序控制器的設(shè)置第9章 模擬電路系統(tǒng)設(shè)計9.1　輸入輸出接口電路9.1.1　ispPAC輸入接口電路9.1.2　ispPAC模塊緩沖電路9.1.3　單端應(yīng)用9.1.4　輸入共模電壓的范圍9.2　ispPAC的增益調(diào)整9.2.1　整數(shù)增益設(shè)置9.2.2　分?jǐn)?shù)增益設(shè)置9.3有源濾波器9.3.1　雙二階型函數(shù)電路9.3.2　雙二階濾波器的實現(xiàn)9.4　激光二極管溫度控制電路9.5　電橋測量電路9.5.1　電橋測量原理9.5.2　溫度補償式測量電橋9.5.3　橋式測量電路的實現(xiàn)9.6　壓控振蕩器9.6.1　壓控振蕩器工作原理9.6.2　壓控振蕩器的實現(xiàn)9.7　ispPAC Power Manager器件的應(yīng)用9.7.1　電壓監(jiān)控9.7.2　電源控制系統(tǒng)

編輯推薦

　　本書以美國Lattice公司的可編程邏輯器件和模擬器件為例，詳細(xì)介紹了可編程技術(shù)的發(fā)展現(xiàn)狀、各器件原理、ispLEVER和PAC-Designer開發(fā)工具以及應(yīng)用實例等，給讀者呈現(xiàn)出完整的在系統(tǒng)可編程技術(shù)。

圖書封面

評論、評分、閱讀與下載

---

    可編程器件EDA應(yīng)用開發(fā)技術(shù) PDF格式下載

---