數(shù)字電子技術(shù)

內(nèi)容概要

　　本書是按照教育部“數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)基本要求”進(jìn)行編寫的，并根據(jù)當(dāng)代數(shù)字系統(tǒng)設(shè)計(jì)方法發(fā)展現(xiàn)狀，增加了可編程邏輯器件、VHDL硬件描述語言及相關(guān)EDA軟件的內(nèi)容，更加突出了基于可編程邏輯器件的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法教學(xué)。
　　全書共十一章，包括數(shù)制與碼制、邏輯函數(shù)及其化簡、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、半導(dǎo)體存儲器、基于可編程邏輯器件的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)、D/A和A/D轉(zhuǎn)換器及應(yīng)用、數(shù)字系統(tǒng)綜合設(shè)計(jì)。

書籍目錄

緒論
第1章 數(shù)制與碼制
1.1 進(jìn)位計(jì)數(shù)制
1.1.1 十進(jìn)制數(shù)的表示
1.1.2 二進(jìn)制數(shù)的表示
1.1.3 八進(jìn)制數(shù)和十六制數(shù)的表示
1.1.4 二進(jìn)制的算術(shù)運(yùn)算和邏輯運(yùn)算
1.2 數(shù)制轉(zhuǎn)換
1.2.1 二進(jìn)制數(shù)和十進(jìn)制數(shù)之間的轉(zhuǎn)換
1.2.2 八進(jìn)制數(shù)、十六進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換
1.3 帶符號數(shù)的代碼表示
1.3.1 真值與機(jī)器數(shù)
1.3.2 原碼
1.3.3 反碼
1.3.4 補(bǔ)碼
1.3.5 機(jī)器數(shù)的運(yùn)算
1.4 數(shù)碼和字符的代碼表示
1.4.1 十進(jìn)制數(shù)的二進(jìn)制編碼
1.4.2 可靠性編碼
1.4.3 字符代碼
習(xí)題
第2章 邏輯函數(shù)及其化簡
2.1 邏輯代數(shù)
2.1.1 邏輯變量與邏輯函數(shù)
2.1.2 基本邏輯運(yùn)算
2.1.3 復(fù)合邏輯運(yùn)算
2.1.4 邏輯函數(shù)與真值表
2.1.5 邏輯函數(shù)的相等
2.2 邏輯代數(shù)的定律及規(guī)則
2.2.1 邏輯代數(shù)的基本定律
2.2.2 邏輯代數(shù)的三個規(guī)則
2.2.3 邏輯代數(shù)的常用公式
2.3 邏輯函數(shù)的化簡
2.3.1 邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.3.2 邏輯函數(shù)的代數(shù)化簡法
2.3.3 卡諾圖化簡法
2.3.4 邏輯函數(shù)的列表化簡法*
習(xí)題
第3章 邏輯門電路
3.1 概述
3.2 門電路邏輯符號及其外部特性
3.2.1 簡單邏輯門電路
3.2.2 復(fù)合邏輯門電路
3.2.3 正負(fù)邏輯問題
3.3 典型邏輯門電路及其主要技術(shù)參數(shù)
3.3.1 二極管門電路
3.3.2 三極管邏輯非門
3.3.3 TTL集成邏輯門
3.3.4 三態(tài)輸出門（TS門）
3.3.5 MOS邏輯門
習(xí)題
第4章 組合邏輯電路
4.1 概述
4.1.1 什么是組合邏輯電路
4.1.2 組合邏輯電路邏輯功能的描述
4.2 組合邏輯電路的分析方法
4.2.1 組合邏輯電路一般分析方法
4.2.2 組合電路分析舉例
4.3 常用組合邏輯電路
4.3.1 加法器
4.3.2 編碼器
4.3.3 譯碼器
4.3.4 數(shù)據(jù)選擇器
4.3.5 數(shù)值比較器
4.4 組合邏輯電路的設(shè)計(jì)
4.4.1 采用小規(guī)模集成器件設(shè)計(jì)組合邏輯電路
4.4.2 采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯電路
4.5 組合邏輯電路的競爭—冒險(xiǎn)
4.5.1 競爭—冒險(xiǎn)的成因
4.5.2 判斷是否存在冒險(xiǎn)的方法
4.5.3 消除競爭冒險(xiǎn)的措施
習(xí)題
第5章 觸發(fā)器
5.1 概述
5.2 RS觸發(fā)器
5.2.1 基本RS觸發(fā)器
5.2.2 時(shí)鐘控制RS觸發(fā)器
5.2.3 主從RS觸發(fā)器
5.2.4 集成RS觸發(fā)器
5.2.5 基本RS觸發(fā)器的簡單應(yīng)用
5.3 J K觸發(fā)器
5.3.1 鐘控JK觸發(fā)器電路結(jié)構(gòu)與工作原理
5.3.2 主從JK觸發(fā)器
5.3.3 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
5.3.4 邊沿JK觸發(fā)器動作特點(diǎn)
5.4 D觸發(fā)器
5.4.1 D觸發(fā)器的電路結(jié)構(gòu)與工作原理
5.4.2 邊沿D觸發(fā)器
5.5 T觸發(fā)器
5.6 各類觸發(fā)器的轉(zhuǎn)換
5.6.1 JK觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器
5.6.2 D觸發(fā)器轉(zhuǎn)換為其他
觸發(fā)器
習(xí)題
第6章 時(shí)序邏輯電路
6.1 概述
6.2 同步時(shí)序邏輯電路分析
6.2.1 同步時(shí)序邏輯電路的分析方法
6.2.2 同步時(shí)序邏輯電路的分析舉例
6.3 常用同步時(shí)序邏輯電路
6.3.1 寄存器
6.3.2 計(jì)數(shù)器
6.4 同步時(shí)序邏輯電路的設(shè)計(jì)
6.4.1 設(shè)計(jì)方法
6.4.2 設(shè)計(jì)舉例
6.5 中規(guī)模同步時(shí)序邏輯電路的分析和設(shè)計(jì)
6.5.1 中規(guī)模同步時(shí)序邏輯電路的分析
6.5.2 中規(guī)模同步時(shí)序邏輯電路的設(shè)計(jì)
6.6 異步時(shí)序邏輯電路
6.6.1 脈沖異步時(shí)序邏輯電路
6.6.2 電平異步時(shí)序邏輯電路分析
習(xí)題
第7章 脈沖波形的產(chǎn)生與整形
7.1 概述
7.1.1 脈沖信號的特點(diǎn)
7.1.2 脈沖產(chǎn)生與整形電路的基本分析方法
7.2 單穩(wěn)態(tài)觸發(fā)器
7.2.1 用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7.2.2 集成單穩(wěn)態(tài)觸發(fā)器
7.2.3 應(yīng)用舉例
7.3 多諧振蕩器
7.3.1 用門電路構(gòu)成多諧振蕩器
7.3.2 石英晶體多諧振蕩器
7.3.3 應(yīng)用舉例
7.4 施密特觸發(fā)器
7.4.1 用門電路構(gòu)成的施密特觸發(fā)器
7.4.2 集成施密特觸發(fā)器
7.4.3 主要應(yīng)用
7.5 555定時(shí)電路及其應(yīng)用
7.5.1 555定時(shí)器的內(nèi)部電路結(jié)構(gòu)與工作原理
7.5.2 555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
7.5.3 555定時(shí)器構(gòu)成施密特觸發(fā)器
7.5.4 555定時(shí)器構(gòu)成多諧振蕩器
習(xí)題
第8章 半導(dǎo)體存儲器
8.1 概述
8.1.1 半導(dǎo)體存儲器的特點(diǎn)與技術(shù)指標(biāo)
8.1.2 半導(dǎo)體存儲器的分類
8.2 只讀存儲器（ROM）
8.2.1 ROM芯片基本結(jié)構(gòu)和工作原理
8.2.2 各類ROM的存儲單元結(jié)構(gòu)及編程原理
8.3 隨機(jī)存取存儲器（RAM）
8.3.1 RAM的基本結(jié)構(gòu)和工作原理
8.3.2 RAM的存儲單元
8.3.3 RAM存儲容量的擴(kuò)展
習(xí)題
第9章 基于可編程邏輯器件的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)
9.1 概述
9.1.1 傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法存在的問題
9.1.2 基于PLD的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程
9.1.3 傳統(tǒng)與現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法比較
9.2 可編程邏輯器件
9.2.1 PLD電路簡介
9.2.2 通用陣列邏輯GAL
9.2.3 復(fù)雜可編程邏輯器件CPLD
9.2.4 現(xiàn)場可編程門陣列FPGA
9.2.5 PLD的編程與配置
9.3 Quartus II使用方法
9.3.1 Quartus II簡介
9.3.2 原理圖輸入設(shè)計(jì)
9.3.3 HDL輸入設(shè)計(jì)
9.3.4 原理圖與HDL混合輸入設(shè)計(jì)
9.4 數(shù)字電路的VHDL設(shè)計(jì)
9.4.1 VHDL語法概要
9.4.2 組合電路的VHDL設(shè)計(jì)
9.4.3 時(shí)序電路的VHDL設(shè)計(jì)
9.4.4 存儲器的VHDL設(shè)計(jì)
習(xí)題
第10章 D/A和A/D轉(zhuǎn)換器及應(yīng)用
10.1 概述
10.2 D/A轉(zhuǎn)換器
10.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
10.2.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
10.2.3 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)
10.2.4 常用D/A轉(zhuǎn)換器件及應(yīng)用
10.3 A/D轉(zhuǎn)換器
10.3.1 A/D轉(zhuǎn)換原理
10.3.2 并聯(lián)比較型A/D轉(zhuǎn)換器
10.3.3 反饋比較型A/D轉(zhuǎn)換器
10.3.4 雙積分型A/D轉(zhuǎn)換器
10.3.5 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù)
10.3.6 常用A/D器件及應(yīng)用
習(xí)題
第11章 數(shù)字系統(tǒng)綜合設(shè)計(jì)
11.1 8位10進(jìn)制頻率計(jì)設(shè)計(jì)
11.1.1 測頻原理
11.1.2 時(shí)序控制電路設(shè)計(jì)
11.1.3 8位10進(jìn)制計(jì)數(shù)器設(shè)計(jì)
11.1.4 8位數(shù)碼管顯示驅(qū)動電路設(shè)計(jì)
11.1.5 整體電路設(shè)計(jì)與測試
11.2 簡易正弦信號發(fā)生器設(shè)計(jì)
11.2.1 設(shè)計(jì)原理
11.2.2 定制ROM及其初始化
11.2.3 地址發(fā)生器設(shè)計(jì)
11.2.4 整體電路設(shè)計(jì)與測試
11.3 電壓表的設(shè)計(jì)——A/D轉(zhuǎn)換器的應(yīng)用
11.3.1 數(shù)字電壓表的基本組成
11.3.2 數(shù)字電壓表的主要技術(shù)指標(biāo)
11.3.3 設(shè)計(jì)方案比較
11.3.4 液晶顯示電壓表的電路設(shè)計(jì)
11.4 射頻監(jiān)視切換器設(shè)計(jì)
11.4.1 射頻監(jiān)視切換器的設(shè)計(jì)要求
11.4.2 設(shè)計(jì)方案比較
11.4.3 單元電路設(shè)計(jì)
11.4.4 總體電路設(shè)計(jì)
習(xí)題
附錄 部分常用中小規(guī)模數(shù)字集成電路器件介紹
參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---