TMS320C54x系列DSP的CPU與外設(shè)

內(nèi)容概要

本書以美國TI公司的TMS320C54x系列DSP為描述對象。TMS320C54x系列是定點的數(shù)字信號處理器（DSP）。本書詳細(xì)介紹了該系列DSP體系結(jié)構(gòu)中的各個部分，包括總線結(jié)構(gòu)、存儲器、中央處理單元（CPU）、尋址方式、直接存儲器訪問（DMA）控制器、流水線操作、片內(nèi)外設(shè)、主機接口、串行接口、外部總線操作等。C54x DSP滿足了實時嵌入式應(yīng)用的一些要求，尤其適用于電信方面的應(yīng)用。    本書可供電子與電氣工程、自動控制、計算機應(yīng)用和儀器儀表等領(lǐng)域從事DSP應(yīng)用系統(tǒng)開發(fā)的科研和工程技術(shù)人員參考，也可供相關(guān)專業(yè)的教師和研究生、本科生參考。

書籍目錄

第1章  緒論	　　1.1  TMS320系列DSP簡介	　　　1.1.1  TMS320系列DSP的歷史、發(fā)展和優(yōu)勢	　　　1.1.2  TMS320系列DSP的典型應(yīng)用	　　1.2  TMS320C54x DSP簡介	　　1.3  TMS320C54x DSP的主要特征	　第2章  TMS320C54x DSP體系結(jié)構(gòu)總體介紹	　　2.1  總線結(jié)構(gòu)	　　2.2  內(nèi)部存儲器組織	　　　2.2.1  片內(nèi)ROM	　　　2.2.2  片內(nèi)雙存取RAM（DARAM）	　　　2.2.3  片內(nèi)單存取RAM（SARAM）	　　　2.2.4  片內(nèi)雙向共享RAM	　　　2.2.5  片內(nèi)存儲器保護(hù)	　　　2.2.6  存儲器映射寄存器	　　2.3  中央處理單元（CPU）	　　　2.3.1  算術(shù)邏輯運算單元（ALU）	　　　2.3.2  累加器	　　　2.3.3  桶形移位器	　　　2.3.4  乘法器/加法器單元	　　　2.3.5  比較、選擇和存儲單元（CSSU）	　　2.4  數(shù)據(jù)尋址	　　2.5  程序存儲器尋址	　　2.6  流水線操作	　　2.7  片內(nèi)外設(shè)	　　　2.7.1  通用的I/O引腳	　　　　2.7.2  軟件可編程等待狀態(tài)產(chǎn)生器	　　　2.7.3  可編程的塊切換邏輯	　　　2.7.4  硬件定時器	　　　2.7.5  時鐘產(chǎn)生器	　　　2.7.6  直接存儲器訪問（DMA）控制器	　　　2.7.7  主機接口（HPI）	　　2.8  串行口	　　　2.8.1  同步串口	　　　2.8.2  緩沖串口（BSP）	　　　2.8.3  多通道緩沖串口（McBSP）	　　　　2.8.4  時分復(fù)用（TDM）串口	　　2.9  外部總線接口	　　2.10  IEEE 1149.1掃描邏輯標(biāo)準(zhǔn)	　第3章  存儲器	　　3.1  存儲器空間	　　3.2  程序存儲器	　　　3.2.1  程序存儲器配置	　　　3.2.2  片內(nèi)ROM組織	　　　3.2.3  程序存儲器地址映射和片內(nèi)ROM內(nèi)容	　　　3.2.4  片內(nèi)ROM代碼內(nèi)容和映射	　　　3.2.5  擴(kuò)展程序存儲器	　　3.3  數(shù)據(jù)存儲器	　　　3.3.1  數(shù)據(jù)存儲器配置	　　　3.3.2  片內(nèi)RAM組織	　　　3.3.3  存儲器映射寄存器	　　　3.3.4  CPU存儲器映射寄存器	　　　3.4  I/O存儲器	　　3.5  程序和數(shù)據(jù)安全保護(hù)	　第4章  中央處理器（CPU）	　　4.1  CPU狀態(tài)與控制寄存器	　　　4.1.1  狀態(tài)寄存器（ST0與ST1）	　　　4.1.2  處理器模式狀態(tài)寄存器（PMST）	　　4.2  算術(shù)邏輯單元（ALU）	　　　4.2.1  算術(shù)邏輯單元（ALU）的輸入	　　　4.2.2  溢出處理	　　　4.2.3  進(jìn)位位	　　　4.2.4  雙16位模式　　　　　4.3  累加器	　　　　4.3.1  存儲累加器的內(nèi)容	　　　4.3.2  累加器移位和循環(huán)移位操作	　　　4.3.3  累加器存儲的飽和處理	　　　4.3.4  專用指令	　　4.4  桶形移位器	　　4.5  乘/累加單元	　　　4.5.1  乘法器輸入來源	　　　4.5.2  乘/累加（MAC）指令	　　　4.5.3  MAC和MAS的乘法飽和處理	　　4.6  比較、選擇和存儲單元（CSSU）	　　4.7  指數(shù)編碼器	　第5章  數(shù)據(jù)尋址	　　5.1  立即尋址	　　5.2  絕對尋址	　　　5.2.1  數(shù)據(jù)存儲器地址（dmad）尋址	　　　5.2.2  程序存儲器地址（pmad）尋址	　　　5.2.3  口地址（PA）尋址	　　　5.2.4  (lk)尋址	　　5.3  累加器尋址	　　　5.4  直接尋址	　　　5.4.1  以數(shù)據(jù)頁指針（DP）為基準(zhǔn)的直接尋址	　　　　5.4.2  以堆棧指針（SP）為基準(zhǔn)的直接尋址	　　5.5  間接尋址	59　　5.5.1  單操作數(shù)尋址	60　　5.5.2  輔助寄存器算術(shù)單元（ARAU）和地址產(chǎn)生操作	　　　5.5.3  單操作數(shù)地址的修改	 　　5.5.4  雙操作數(shù)地址修改	 　　5.5.5  兼容（ARP）模式	 　5.6  存儲器映射寄存器尋址	 　　5.7  堆棧尋址	 　5.8  存儲器訪問的數(shù)據(jù)類型	 第6章  程序存儲器尋址	 　6.1  程序存儲器地址產(chǎn)生	 　6.2  程序計數(shù)器（PC）	 　6.3  跳轉(zhuǎn)	 　　6.3.1  無條件跳轉(zhuǎn)	 　　6.3.2  條件跳轉(zhuǎn)	 　　6.3.3  遠(yuǎn)程跳轉(zhuǎn)	 　6.4  調(diào)用	 　　6.4.1  無條件調(diào)用	 　　6.4.2  條件調(diào)用	 　　6.4.3  遠(yuǎn)程調(diào)用	 　6.5  返回	 　　6.5.1  無條件返回	 　　6.5.2  條件返回	 　　6.5.3  遠(yuǎn)程返回	 　6.6  條件操作	 　　6.6.1  多個條件的使用	 　　6.6.2  條件執(zhí)行指令（XC）	 　　6.6.3  條件存儲指令	 　6.7  單指令重復(fù)操作	 　6.8  指令塊重復(fù)操作	 　6.9  復(fù)位操作	 　6.10  中斷	 　　6.10.1  中斷標(biāo)志寄存器（IFR）	 　　6.10.2  中斷屏蔽寄存器（IMR）	 　　6.10.3  階段1：接收中斷請求	 　　6.10.4  階段2：確認(rèn)中斷	 　　6.10.5  階段3：執(zhí)行中斷服務(wù)程序（ISR）	 　　6.10.6  中斷現(xiàn)場保護(hù)	 　　6.10.7  中斷延遲	 　　6.10.8  中斷操作總結(jié)	 　　6.10.9  重新映射中斷向量地址	 　　6.10.10  中斷表	 　6.11  節(jié)電模式（Power-Down）	 　　6.11.1  IDLE1模式	 　　6.11.2  IDLE2模式	 　　6.11.3  IDLE3模式	 　　6.11.4  保持（HOLD）模式	 　　6.11.5  其他降低功耗的性能	 第7章  直接存儲器訪問（DMA）控制器	 　7.1  DMA概述	 　7.2  DMA操作和配置	 　　7.2.1  寄存器子尋址方式	 　　7.2.2  DMA通道優(yōu)先級和使能控制寄存器	 　　7.2.3  通道現(xiàn)場（channel-context）寄存器	 　7.3  擴(kuò)展尋址	 　 　7.4  DMA存儲器映射	 　　7.4.1  C5402 DMA存儲器映射	 　　7.4.2  C5410 DMA存儲器映射	 　　7.4.3  C5420 DMA存儲器映射	 　7.5  DMA傳送延遲	 　7.6  通過DMA控制器的增強型主機接口的訪問	 　7.7  C5420中處理器之間的FIFO通信  　7.8  節(jié)電模式下的DMA操作	 　7.9  編程實例	 第8章  流水線	 　8.1  流水線操作	 　　8.1.1  流水線中的跳轉(zhuǎn)指令	 　　8.1.2  流水線中的調(diào)用指令	 　　8.1.3  流水線中的返回指令	 　　8.1.4  流水線中的條件執(zhí)行指令	 　　8.1.5  流水線中的條件調(diào)用指令和條件跳轉(zhuǎn)指令	 　　8.2  中斷和流水線	 　8.3  雙存取存儲器和流水線	 　　8.3.1  解決取指令和讀操作數(shù)之間的沖突	　　8.3.2  寫操作數(shù)和讀雙操作數(shù)之間的沖突	　　8.3.3  解決寫操作數(shù)和讀雙操作數(shù)之間的沖突	　8.4  單存取存儲器和流水線	　8.5  流水線延遲	　　8.5.1  訪問存儲器映射寄存器的推薦指令	　　8.5.2  修改ARx、BK或SP——一個可以自動解決的沖突	　　8.5.3  確定DAGEN寄存器訪問沖突的規(guī)則	　　8.5.4  ARx和BK的延遲	　　8.5.5  堆棧指針的延遲	　　8.5.6  暫存器T的延遲	　　8.5.7  訪問狀態(tài)寄存器的延遲	　　8.5.8  塊重復(fù)循環(huán)的延遲	　　8.5.9  PMST的延遲	　　8.5.10  對累加器進(jìn)行存儲器映射訪問的延遲	 第9章  片內(nèi)外設(shè)	 　9.1  有效的片內(nèi)外設(shè)	 　9.2  外設(shè)中的存儲器映射寄存器	 　9.3  通用的I/O引腳	 　　9.3.1  跳轉(zhuǎn)控制輸入引腳（BIO）	 　　9.3.2  外部標(biāo)志輸出引腳（XF）	 　9.4  定時器	 　　9.4.1  定時器寄存器	 　　9.4.2  定時器的操作	 　9.5  時鐘產(chǎn)生器	 　　9.5.1  硬件配置的PLL	 　　9.5.2  軟件可編程PLL	 第10章  主機接口	 　10.1  標(biāo)準(zhǔn)主機接口概述	 　　10.1.1  標(biāo)準(zhǔn)主機接口基本功能描述	 　　10.1.2  標(biāo)準(zhǔn)主機接口的操作	 　　10.1.3  主機對HPI的讀/寫訪問	 　　10.1.4  DSPINT和HINT功能操作	 　　10.1.5  改變HPI存儲器訪問模式（SAM/HOM）和使用IDLE2/3的考慮	 　　10.1.6  在復(fù)位過程中的HPI存儲器訪問	 　10.2  增強型8位主機接口（HPI-8）	242　　10.2.1  增強型8位主機接口（HPI-8）簡介	242　　10.2.2  HPI-8的基本功能描述	243　　10.2.3  HPI-8操作的詳細(xì)描述	244　　10.2.4  主機對HPI-8的讀/寫訪問	 　　10.2.5  DSPINT和HINT操作	 　　10.2.6  改變時鐘模式時HPI-8傳送的注意事項	 　　10.2.7  使用IDLE時的注意事項	 　　10.2.8  復(fù)位對HPI操作的影響	 　　10.2.9  用作通用輸入/輸出引腳的HPI-8數(shù)據(jù)引腳（不適用于C5410）	 　10.3  增強型16位主機接口（HPI-16）	 　　10.3.1  HPI-16操作概述	 　　10.3.2  復(fù)用模式	 　　10.3.3  非復(fù)用模式	 　　10.3.4  HPI-16的存儲器映射	 　　10.3.5  HPI-16與DMA的相互作用	 　　10.3.6  復(fù)位時HPI-16的操作	 　　10.3.7  IDLEn期間的HPI-16操作	 　　10.3.8  影響HPI-16的DSP時鐘模式變化	 第11章  串行口	 　11.1  串行口簡介	 　11.2  串行接口	 　　11.2.1  串行口寄存器	 　　11.2.2  串行口操作	 　　11.2.3  串行口配置	 　　11.2.4  突發(fā)模式下的發(fā)送和接收操作	 　　11.2.5  連續(xù)模式下的發(fā)送和接收操作	 　　11.2.6  串行口故障條件	 　　11.2.7  串口操作的實例	 　11.3  緩沖串口（BSP）	 　　11.3.1  標(biāo)準(zhǔn)模式下的BSP操作	 　　11.3.2  自動緩沖單元（ABU）操作	 　　11.3.3  BSP操作的系統(tǒng)考慮	 　　11.3.4  緩沖區(qū)未對準(zhǔn)中斷（BMINT）（僅適用于C549）	 　　11.3.5  節(jié)電（power-down）模式的BSP操作	 　11.4  時分復(fù)用（TDM）串行接口	 　　11.4.1  基本的時分復(fù)用操作	 　　11.4.2  TDM串行接口寄存器	 　　11.4.3  TDM串行口操作	 　　11.4.4  TDM模式發(fā)送和接收操作	 　　11.4.5  TDM串行口的故障條件	 　　11.4.6  TDM串口操作實例	 第12章  多通道緩沖串行口	 　12.1  McBSP特征	 　12.2  McBSP概述	 　　12.2.1  串行口結(jié)構(gòu)	 　　12.2.2  接收和發(fā)送控制寄存器：RCR[1,2]和XCR[1,2]	 　12.3  數(shù)據(jù)的發(fā)送和接收流程	  　　12.3.1  串口復(fù)位：（R/X）RST和RESET 	 　　12.3.2  確定準(zhǔn)備就緒狀態(tài)	　　12.3.3  CPU中斷：（R/X）INT	　　12.3.4  幀和時鐘的配置	　　12.3.5  McBSP標(biāo)準(zhǔn)操作	　　12.3.6  幀同步忽略	　　12.3.7  串口錯誤條件	　　12.3.8  接收數(shù)據(jù)調(diào)整和符號擴(kuò)展：RJUST	　12.4  μ律/A律壓擴(kuò)硬件操作：（R/X）COMPAND	　　12.4.1  壓擴(kuò)內(nèi)部數(shù)據(jù)	　　12.4.2  位排序	　12.5  可編程的時鐘和幀信號	　　　12.5.1  采樣率產(chǎn)生器的時鐘與幀信號	　　12.5.2  數(shù)據(jù)時鐘的產(chǎn)生	　　12.5.3  幀同步信號的產(chǎn)生	　　12.5.4  定時舉例	　12.6  多通道選擇操作	　　12.6.1  多通道操作控制寄存器	　　12.6.2  使能多通道選擇	　　12.6.3  通道的使能和屏蔽	　　12.6.4  A-bis接口功能（僅適用于C5410）	　12.7  SPI協(xié)議：McBSP時鐘停止模式	　　12.7.1  時鐘停止模式配置和信號描述	　　12.7.2  作為SPI主設(shè)備的McBSP操作	　　12.7.3  作為SPI從設(shè)備的McBSP操作	　　12.7.4  SPI模式的McBSP初始化	　12.8  仿真Free和Soft位	　12.9  McBSP引腳用作通用I/O	　12.10  節(jié)電模式下McBSP的操作	　12.11  McBSP編程代碼實例	第13章  外部總線操作	　13.1  外部總線接口	　13.2  外部總線優(yōu)先級	　13.3  外部總線控制	　　13.3.1  等待狀態(tài)產(chǎn)生器	　　13.3.2  塊切換邏輯	　13.4  外部總線接口時序	　　13.4.1  存儲器存取時序	　　13.4.2  I/O存取時序	　　13.4.3  存儲器和I/O存取時序	　13.5  啟動存取時序	　　13.5.1  復(fù)位	　　13.5.2  IDLE3	　13.6  保持模式	　　13.6.1  保持模式期間的中斷	　　13.6.2  保持模式和復(fù)位	　13.7  增強型外部總線接口	　　13.7.1  增強型外部并行接口（XIO2）簡介	　　13.7.2  總線時序	第14章  處理器之間的通信	　14.1  多核DSP內(nèi)部的通信	　14.2  雙向FIFO	　14.3  從外部存儲器空間訪問HPI-16	　14.4  使用McBSP的子系統(tǒng)通信	　14.5  處理器之間的中斷	附錄A  使用XDS510仿真器時的設(shè)計考慮	附錄B  開發(fā)支持和零件訂購信息	附錄C  向TI提交ROM代碼	參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    TMS320C54x系列DSP的CPU與外設(shè) PDF格式下載

---