數(shù)字電路與邏輯設計

前言

　　數(shù)字電路與邏輯設計課程是計算機專業(yè)、電子信息類專業(yè)以及主要應用數(shù)字技術相關專業(yè)的技術基礎課程。數(shù)字邏輯是數(shù)字技術實踐的基礎，無論是設計集成電路器件還是制作整機設備，都必須具備邏輯設計和數(shù)字系統(tǒng)知識。它涉及了數(shù)字技術的基本原理、基本分析和設計方法，是工程實踐性很強的一門學科?！　檫m應電子技術的飛速發(fā)展，本教材以小規(guī)模集成電路為引導，增強了中、大規(guī)模集成電路的內(nèi)容論述和應用舉例，反映了新器件、新技術的飛速發(fā)展。在內(nèi)容編排和選材上，著眼于加強學生基礎理論知識，培養(yǎng)學生分析問題和解決問題的工程實踐能力。通過學習，能使學生掌握數(shù)字電路的工作原理和分析方法，對常見的小、中、大規(guī)模集成電路能進行分析、設計和應用，并初步掌握數(shù)字系統(tǒng)的設計方法，為研究通用或專用數(shù)字系統(tǒng)、超大規(guī)模集成電路系統(tǒng)打好必要的基礎。在文字上，本教材力求做到深入淺出，簡明通俗，故本教材也是一本有利于自學的讀本?！　”緯卜职苏?，第一章闡述數(shù)制和碼制；第二章介紹邏輯代數(shù)和邏輯函數(shù)的化簡；第三章介紹門電路，重點放在TTL和CMOS兩種目前應用最廣的數(shù)字集成電路；第四章講述組合邏輯電路的分析和設計方法。第五章介紹最基本的時序電路——觸發(fā)器，它也是構成各種復雜數(shù)字系統(tǒng)的一種基本邏輯單元；第六章討論時序邏輯電路的分析和設計方法；第七章介紹可編程邏輯器件，新增了幾種新型的PLD器件；第八章講述用于產(chǎn)生矩形脈沖的各種電路。重點為第四章和六章。本書的每章中有例題，每章之后附有習題，以利于學生聯(lián)系實際，鞏固所學知識?！　≡诒緯?，邏輯符號采用的是國標符號?！　≡诰帉懕緯^程中，參考了一些已經(jīng)出版的教材和文獻，在此表示衷心感謝！　　由于編者水平有限，雖然本書作為教材已經(jīng)在相關的系及專業(yè)使用，并進行過適當?shù)男薷模e誤仍在所難免，熱忱希望使用本教材的師生和廣大讀者提出批評和改進意見。

內(nèi)容概要

　　《數(shù)字電路與邏輯設計》簡明、系統(tǒng)地介紹了數(shù)制和碼制、邏輯代數(shù)基礎、門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、可編程邏輯器件PLD、脈沖波形的產(chǎn)生與變換等內(nèi)容?！稊?shù)字電路與邏輯設計》可供電子信息類專業(yè)的本科生使用；亦可供從事計算機、自動化以及電子信息學科方面的生產(chǎn)、科研等有關人員參考。

書籍目錄

第一章 數(shù)制和碼制1.1 數(shù)制1.1.1 十進制1.1.2 二進制1.1.3 八進制1.1.4 十六進制1.1.5 二進制與十進制之間的相互轉換1.2 碼制1.2.1 帶符號的二進制數(shù)的代碼1.2.2 十進制數(shù)的常用代碼1.2.3 格雷碼1.2.4 字符編碼習題第二章 邏輯代數(shù)基礎2.1 邏輯變量和基本的邏輯運算2.1.1 邏輯變量2.1.2 基本的邏輯運算2.1.3 邏輯函數(shù)2.2 邏輯代數(shù)的基本公式2.2.1 邏輯代數(shù)的基本定律2.2.2 邏輯代數(shù)的基本定理2.3 邏輯函數(shù)的化簡2.3.1 邏輯函數(shù)的公式化簡法2.3.2 邏輯函數(shù)的圖形化簡法2.3.3 邏輯函數(shù)的表格化簡法2.3.4 具有無關項的邏輯函數(shù)的化簡習題第三章 門電路3.1 概述3.2 半導體二極管、三極管和場效應管的開關特性3.2.1 半導體二極管的開關特性3.2.2 半導體三極管的開關特性3.2.3 場效應管的開關特性3.3 分立元件門電路3.3.1 二極管與門電路3.3.2 二極管或門電路3.3.3 非門電路3.4 集成電路門電路3.4.1 DTL門電路3.4.2 TTL門電路3.4.3 TTL集電極開路的門電路和三態(tài)輸出門電路3.4.4 各種TTL系列的主要性能參數(shù)和使用方法3.4.5 CMOs門電路習題第四章 組合邏輯電路4.1 組合邏輯電路的分析方法4.1.1 組合邏輯電路及其特點4.1.2 組合邏輯電路分析的任務和步驟4.2 組合邏輯電路的設計4.2.1 組合邏輯電路設計的任務和步驟4.2.2 不含無關項的組合邏輯電路的設計4.2.3 含有無關項的組合邏輯電路的設計4.2.4 有多個輸出變量的組合邏輯電路的設計4.3 半加器和全加器4.3.1 半加器4.3.2 全加器4.4 編碼器4.4.1 二進制編碼器4.4.2 十進制編碼器4.4.3 奇偶檢測電路4.5 譯碼器4.5.1 二進制譯碼器4.5.2 數(shù)碼顯示器和譯碼驅動電路4.6 數(shù)據(jù)選擇器和數(shù)據(jù)分配器4.6.1 數(shù)據(jù)選擇器4.6.2 數(shù)據(jù)分配器4.7 數(shù)值比較器4.7.1 數(shù)值比較器的功能4.7.2 數(shù)值比較器的使用方法習題第五章 觸發(fā)器5.1 基本觸發(fā)器5.1.1 由或非門組成的基本RS觸發(fā)器5.1.2 由與非門組成的基本RS觸發(fā)器5.2 同步觸發(fā)器的邏輯功能5.2.1 同步RS觸發(fā)器5.2.2 同步D觸發(fā)器5.2.3 同步JK觸發(fā)器5.2.4 同步T觸發(fā)器和同步T＇觸發(fā)器5.3 觸發(fā)器時鐘脈沖的觸發(fā)方式5.3.1 時鐘脈沖的電平觸發(fā)方式5.3.2 時鐘脈沖的邊沿觸發(fā)方式5.4 觸發(fā)器使用中需注意的問題5.4.1 觸發(fā)器的清除輸入端和預置輸入端5.4.2 觸發(fā)器的時間參數(shù)習題第六章 時序邏輯電路6.1 同步時序邏輯電路的分析和設計6.1.1 同步時序邏輯電路的分析6.1.2 同步時序邏輯電路的設計6.2 異步時序邏輯電路的分析和設計6.2.1 脈沖異步電路的分析和設計6.2.2 電位異步電路的分析和設計6.3 計數(shù)器6.3.1 異步計數(shù)器6.3.2 同步計數(shù)器6.3.3 集成計數(shù)器及其應用6.4 寄存器和移位寄存器6.4.1 寄存器6.4.2 移位寄存器6.4.3 集成化的移位寄存器6.4.4 MOS動態(tài)移位寄存器6.5 讀/寫存儲器（RAM）簡介6.5.1 RAM的組成及工作原理6.5.2 RAM的存儲單元6.5.3 靜態(tài)RAM6116簡介習題第七章 可編程邏輯器件PLD7.1 概述7.2 可編程只讀存儲器（PROM）7.2.1 固定ROM7.2.2 可編程ROM7.2.3 可擦可編程ROM7.3 可編程邏輯陣列（PLA）7.4 可編程陣列邏輯（PAL）7.4.1 PAL的基本結構7.4.2 PAL的輸出結構7.4.3 PAL型號7.5 通用陣列邏輯（GAL）7.5.1 GAL的結構和原理7.5.2 以L的特點7.6 高密度可編程邏輯器件（HDPLD）7.6.1 陣列型HDPLD7.6.2 LatticepLSI/ispLS11106簡介7.6.3 FPGA的原理和特點7.7 PLD開發(fā)過程簡介習題第八章 脈沖波形的產(chǎn)生與變換8.1 555定時器8.1.1 555定時器的電路結構8.1.2 555定時器的功能8.2 施密特觸發(fā)器8.2.1 由555定時器組成的施密特觸發(fā)器8.2.2 由MOS門組成的施密特觸發(fā)器8.2.3 施密特觸發(fā)器的應用8.3 單穩(wěn)態(tài)觸發(fā)器8.3.1 由555定時器組成的單穩(wěn)態(tài)觸發(fā)器8.3.2 集成單穩(wěn)態(tài)觸發(fā)器8.3.3 單穩(wěn)態(tài)觸發(fā)器的應用8.4 多諧振蕩器8.4.1 由555定時器組成的多諧振蕩器8.4.2 由兩個集成單穩(wěn)態(tài)觸發(fā)器組成的多諧振蕩器8.4.3 石英晶體多諧振蕩器習題參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設計 PDF格式下載

---