Altium Designer實(shí)用寶典

內(nèi)容概要

本書以Mtium Designer為開發(fā)平臺，以實(shí)際設(shè)計(jì)實(shí)例為線索，從多個角度詳細(xì)地介紹了在Altium Designer系統(tǒng)中設(shè)計(jì)FPGA項(xiàng)目的方法和步驟。書中以NanoBoard-NB1發(fā)器為基礎(chǔ)，詳細(xì)地介紹了FPGA項(xiàng)目和嵌入式系統(tǒng)項(xiàng)目從設(shè)計(jì)到目標(biāo)板實(shí)現(xiàn)的完整開發(fā)過程，以及NanoBoard—NB1開發(fā)器和系統(tǒng)中虛擬儀器的使用方法。本書配套光盤為Mtium公司授權(quán)的Mtium Designer軟件最新試用版、培訓(xùn)視頻教程和部分參考資料。    本書可作為大專院校電子類、計(jì)算機(jī)類、自動化類、機(jī)電類專業(yè)的教材或教學(xué)參考書，也可供數(shù)字電子電路設(shè)計(jì)人員和大規(guī)模集成電路設(shè)計(jì)工程師參考。

書籍目錄

第1章  可編程邏輯器件基礎(chǔ)  1.1 FPGA的基本結(jié)構(gòu)  1.2 Altera公司FPGA簡介    1.2.1 Cyclone系列FPGA簡介    1.2.2 Stratix系列FPGA簡介    1.2.3 Stratix GX系列FPGA簡介  1.3 xilinx公司FPGA簡介    1.3.1  Virrtex—II系列FPGA基本架構(gòu)    1.3.2 Spatlan—IIE系列FPGA基本架構(gòu)第2章  Altium Designor的安裝和激活  2.1  Altium Designer FPGA功能簡介  2.2  Altium Designer FPGA開發(fā)的主要特點(diǎn)  2.3 Altium Designer的組成    2.3.1基礎(chǔ)部分組成    2.3.2 板卡設(shè)計(jì)部分組成    2.3.3 嵌入式智能設(shè)計(jì)部分組成  2.4 Altium Designer運(yùn)行環(huán)境系統(tǒng)配置要求  2.5 Altium Designer的安裝方法  2.6 Altium Designer的啟動方法  2.7 單機(jī)版Altium Designer的激活    2.7.1 通過網(wǎng)絡(luò)申請單機(jī)版License    2.7.2 通過E-Mail申請單機(jī)版License    2.7.3 加載單機(jī)版License  2.8 網(wǎng)絡(luò)版Altium Designer的激活    2.8.1 安裝網(wǎng)絡(luò)許可服務(wù)器    2.8.2 停止和運(yùn)行網(wǎng)絡(luò)許可服務(wù)器    2.8.3 網(wǎng)絡(luò)許可服務(wù)器的初始化    2.8.4 申請網(wǎng)絡(luò)版License    2.8.5 加載網(wǎng)絡(luò)版License    2.8.6 設(shè)置網(wǎng)絡(luò)版用戶軟件第3章  配置Altium Designor  3.1 Altium Designer初始界面    3.1.1 初始界面菜單簡介    3.1.2 初始界面Home窗口簡介    3.1.3 工作面板標(biāo)簽  3.2 系統(tǒng)參數(shù)設(shè)置    3.2.1 系統(tǒng)常規(guī)參數(shù)（System-General）設(shè)置    3.2.2 系統(tǒng)顯示參數(shù)（System-View）設(shè)置    3.2.3 系統(tǒng)升級參數(shù)（System-Alfium Web Update）設(shè)置    3.2.4 系統(tǒng)浮動視窗透明度參數(shù)（System—Transparency）設(shè)置    3.2.5 系統(tǒng)導(dǎo)航參數(shù)（System—Navigation）設(shè)置    3.2.6 系統(tǒng)自動備份參數(shù)（System-Backup）設(shè)置    3.2.7 系統(tǒng)項(xiàng)目面板（System-Projects Panel）設(shè)置    3.2.8 系統(tǒng)文件類型參數(shù)（System—Hie Types）設(shè)置    3.2.9 系統(tǒng)新創(chuàng)建文檔默認(rèn)參數(shù)（System—New Document Defaults）設(shè)置    3.2.10 系統(tǒng)文件鎖定參數(shù)（System—Hie Locking）設(shè)置    3.2.11 系統(tǒng)已加載的庫文件參數(shù)（System-Installed Libraries）設(shè)置    3.2.12 腳本系統(tǒng)參數(shù)（System-Scripting System）設(shè)置  3.3 FPGA設(shè)計(jì)參數(shù)設(shè)置    3.3.1 FPGA常規(guī)參數(shù)（FPGA.General）設(shè)置    3.3.2 FPGA仿真編譯器參數(shù)（FPGA-Simulation Compiler）設(shè)置    3.3.3 FPGA仿真調(diào)試器參數(shù)（FPGA—Simulation Debugger）設(shè)置    3.3.4 FPGA綜合參數(shù)（FPGA—Synthesis）設(shè)置    3.3.5 FPGA硬件設(shè)備顯示參數(shù)（FPGA—Devices View）設(shè)置  3.4 版本控制參數(shù)（Version Control）設(shè)置    3.4.1 版本控制常規(guī)參數(shù)（Version Control-General）設(shè)置    3.4.2 版本控制本地履歷參數(shù)（Version Contro1-Local History）設(shè)置    3.4.3 版本控制SVN Libraries參數(shù)（Version Control—SVN Libraries）設(shè)置  3.5 仿真波形參數(shù)設(shè)置第4章  FPGA設(shè)計(jì)實(shí)例  4.1 創(chuàng)建FPGA項(xiàng)目    4.1.1 從【Fies】面板中創(chuàng)建FPGA項(xiàng)目    4.1.2 從主頁（Home）中創(chuàng)建FPGA項(xiàng)目    4.1.3 從主菜單中創(chuàng)建FPGA項(xiàng)目  4.2 VHDL語言設(shè)計(jì)單元電路實(shí)例    4.2.1 為項(xiàng)目添加VHDL文件    4.2.2 編輯VHDL文件    4.2.3 根據(jù)VHDL文件創(chuàng)建原理圖元件符號    4.2.4 為新創(chuàng)建的原理圖元件命名    4.2.5 為項(xiàng)目添加原理圖文件    4.2.6 新創(chuàng)建元件的放置方法  4.3 FPGA項(xiàng)目設(shè)計(jì)實(shí)例    4.3.1 創(chuàng)建項(xiàng)目    4.3.2 為項(xiàng)目添加已有文件    4.3.3 BCD計(jì)數(shù)器項(xiàng)目文件內(nèi)容    4.3.4 創(chuàng)建項(xiàng)目的VHDL元件庫    4.3.5 編譯庫文件    4.3.6 創(chuàng)建項(xiàng)目元件庫    4.3.7 編輯項(xiàng)目原理圖    4.3.8 根據(jù)VHDL創(chuàng)建圖紙符號    4.3.9 放置導(dǎo)線、總線和網(wǎng)絡(luò)標(biāo)簽  4.4 創(chuàng)建VHDL測試平臺    4.4.1 創(chuàng)建項(xiàng)目的VHDL程序    4.4.2 創(chuàng)建VHDL測試平臺  4.5 設(shè)計(jì)項(xiàng)目仿真    4.5.1 仿真參數(shù)設(shè)置    4.5.2 仿真初始化    4.5.3設(shè)置斷點(diǎn)    4.5.4 運(yùn)行仿真第5章  原理圖符號設(shè)計(jì)FPGA項(xiàng)目  5.1 創(chuàng)建FPGA項(xiàng)目  5.2 為項(xiàng)目添加原理圖文件  5.3 加載元件庫  5.4 放置元件  5.5 放置輸入／輸出端口  5.6 移動元件及布局  5.7 放置導(dǎo)線  5.8 編輯原理圖符號的管腳屬性  5.9 放置總線（Bus）與總線入口（Bus Entry）    5.9.1 放置總線（Bus）    5.9.2 設(shè)置總線屬性    5.9.3 放置總線入口    5.9.4 設(shè)置總線入口屬性  5.10 放置網(wǎng)絡(luò)標(biāo)號（Net Label）與設(shè)置網(wǎng)絡(luò)標(biāo)號屬性    5.10.1 放置網(wǎng)絡(luò)標(biāo)號    5.10.2 設(shè)置網(wǎng)絡(luò)標(biāo)號屬性  5.11 自動標(biāo)識元件  5.12 創(chuàng)建項(xiàng)目的VHDL文件  5.13 創(chuàng)建項(xiàng)目測試平臺    5.14 項(xiàng)目仿真第6章  Altlum Designor FPGA設(shè)計(jì)資源  6.1 算術(shù)函數(shù)（Arithmetic Function）    6.1.1 算術(shù)函數(shù)命名規(guī)則    6.1.2 瀏覽算術(shù)函數(shù)元件  6.2 緩沖器（Buffer）    6.3 總線接口（Bus Joiner）    6.3.1 總線接口命名規(guī)則    6.3.2 總線接口的功能  6.4 時鐘信號分頻器（Clock Divider）    6.5 數(shù)字時鐘管理器（Clock Manager）    6.6 比較器（Comparator）    6.7 計(jì)數(shù)器（Counter）    6.8 處理器內(nèi)核（PTocessor core）    6.9 NanoBoard連接端口    6.10 設(shè)計(jì)實(shí)例第7章  管腳約束文件和配置  7.1 創(chuàng)建約束文件  7.2 約束文件的語法結(jié)構(gòu)    7.2.1 語法結(jié)構(gòu)    7.2.2 常用標(biāo)識符簡介    7.2.3 約束文件實(shí)例  7.3 編輯新的約束文件    7.3.1 指定器件約束    7.3.2 指定端口約束    7.3.3 指定端口管腳  7.4 自動導(dǎo)入項(xiàng)目的端口約束  7.5 導(dǎo)入FPGA管腳約束文件    7.6 信號約束  7.7 FPGA的管腳配置    7.7.1 為項(xiàng)目添加已有的約束文件    7.7.2 建立項(xiàng)目的管腳配置第8章  NanoBoard—NB1開發(fā)器  8.1 NanoBoard開發(fā)器簡介    8.1.1 NanoBoard-NB1簡介    8.1.2 Desktop NanoBoard  8.2 NanoBoard—NB1開發(fā)器標(biāo)準(zhǔn)配置  8.3 NanoBoard—NB1開發(fā)器主要接口  8.4 升級NanoBoards—NBl驅(qū)動軟件  8.5 獨(dú)立配置  8.6 NanoBoards—NB1開發(fā)器測試    8.6.1 NanoBoard RAM測試    8.6.2 Altium Designer控制NanoBoards—NB1的方法    8.6.3 NanoBoards—NB1主要功能測試  8.7 子板第9章  FPGA綜合布線設(shè)計(jì)實(shí)例  9.1 打開項(xiàng)目  9.2 創(chuàng)建約束文件    9.2.1 為項(xiàng)目添加約束文件    9.2.2 選擇FPGA芯片    9.2.3 添加端口約束    9.2.4 添加信號約束  9.3 添加管腳配置  9.4 項(xiàng)目結(jié)構(gòu)文件  9.5 編譯和綜合    9.5.1 啟動LiveDesign設(shè)計(jì)環(huán)境    9.5.2 設(shè)定硬件芯片    9.5.3 第三方開發(fā)工具的掛接    9.5.4 編譯項(xiàng)目進(jìn)程（Compile）    9.5.5 項(xiàng)目綜合進(jìn)程（Synthesize）  9.6 布局布線進(jìn)程（Build）    9.6.1 轉(zhuǎn)換設(shè)計(jì)【Translate Design】    9.6.2 映射【Map Design Tb FPGA】    9.6.3 布局與布線【Place and Route】    9.6.4 時序分析【Timing Analysis】    9.6.5 創(chuàng)建Bit文件【Make Bit File】  9.7 下載Bit文件第10章  嵌入式系統(tǒng)設(shè)計(jì)  10.1 嵌入式系統(tǒng)簡介    10.1.1 嵌入式系統(tǒng)的定義    10.1.2 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)簡介    10.1.3 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)步驟    10.1.4 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)基本知識  10.2 創(chuàng)建一個新的FPGA項(xiàng)目  10.3 繪制原理圖    10.3.1 檢索元件及添加元件庫    10.3.2 放置元件    10.3.3 放置導(dǎo)線、總線和總線連接器    10.3.4 放置電源端口    10.3.5 元件自動標(biāo)識    10.3.6 放置忽略ERC檢查指示符  10.4 創(chuàng)建嵌入式軟件項(xiàng)目    10.4.1 創(chuàng)建嵌入式軟件項(xiàng)目    10.4.2 編寫c語言程序  10.5 設(shè)置嵌入式軟件項(xiàng)目選項(xiàng)參數(shù)  10.6 設(shè)置項(xiàng)目間的關(guān)聯(lián)屬性    10.6.1 設(shè)置處理器屬性    10.6.2 建立項(xiàng)目關(guān)聯(lián)體系  10.7 為項(xiàng)目添加配置  10.8 編譯項(xiàng)目產(chǎn)生的文件簡介  10.9 下載驗(yàn)證設(shè)計(jì)第11章  設(shè)備控制器和虛擬儀器  11.1 NanoBoard控制器（NanoBoard Controller）    11.1.1 開發(fā)器時鐘頻率設(shè)置    11.1.2 子板引導(dǎo)程序操作    11.1.3 調(diào)用開發(fā)器閃存的方法  11.2 硬件設(shè)備控制器（Hard：Devices）  11.3 頻率發(fā)生器（CLKGEN）    11.3.1 原理圖中放置CLKGEN    11.3.2 頻率發(fā)生器控制器  11.4 頻率計(jì)數(shù)器（FRQCNT2）    11.4.1 原理圖中放置FRQCNT2    11.4.2 頻率計(jì)數(shù)器控制器  11.5 數(shù)字I／O模塊IOB_X    11.5.1 原理圖中放置IOB_X    11.5.2 數(shù)字I／O模塊控制器  11.6 邏輯分析儀LAX_X    11.6.1 原理圖中放置LAN_X    11.6.2 邏輯分析儀控制器

章節(jié)摘錄

　　第1章　可編程邏輯器件基礎(chǔ)　　可編程邏輯器件的英文名稱為PLD（Programmable Logic Devices），分為簡單PLD和復(fù)雜PLD。簡單PLD分為PROM、PLA、PAL、GAL；復(fù)雜PLD分為復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device）和現(xiàn)場可編程邏輯門陣列FPGA（Field Programmable Gate Array）?！　PLD和FPGA都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍廣的特點(diǎn)。這兩種器件兼容了簡單PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的邏輯電路，編程也很靈活。與專用集成電路ASIC（Application Specific Integrated Circuit）相比，具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無須測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn)?！　?.1　FPGA的基本結(jié)構(gòu)　　FPGA的基本結(jié)構(gòu)由六大部分構(gòu)成，分別為基本可編程邏輯模塊、可編程輸入／輸出模塊、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。　　1.基本可編程邏輯模塊CLB（Configurable Logic Block）　　CLB構(gòu)成了可編程邏輯器件的邏輯組成核心，即中間排成行和列的邏輯單元可編程，可以實(shí)現(xiàn)組合邏輯電路和時序邏輯電路，在邏輯模塊里有實(shí)現(xiàn)組合邏輯和集成的元件觸發(fā)器?！　PGA的基本可編程邏輯模塊是由查找表（LUT，Look Up Table）和寄存器（Register）組成的，查找表一般完成純組合邏輯功能。FPGA內(nèi)部寄存器可配置為帶同步／異步復(fù)位和置位、時鐘使能的觸發(fā)器（FF，F(xiàn)lip Flop），也可以配置成為鎖存器（Latch）。FPGA一般依賴寄存器完成同步時序邏輯設(shè)計(jì)。一般來說，比較經(jīng)典的基本可編程模塊的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。　　學(xué)習(xí)底層配置單元的LUT和Register比率的一個重要意義在于器件選型和規(guī)模估算。由于FPGA內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的RAM、PLL（或者是DLL）、專用的Hard IP Core等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單而科學(xué)的方法是用器件的Register或LUT的數(shù)量衡量。

編輯推薦

　　Altium Designer改進(jìn)了FPGA的JTAG功能，無須從物理PCB上訪問管腳即可動態(tài)研究器件上的管腳狀態(tài)。JTAG邊界掃描可透明地監(jiān)控器件上的信號狀態(tài)，當(dāng)Altium Designer系統(tǒng)連接到合適的開發(fā)板（如Altium獨(dú)立于器件的NanoBoard，或具有JTAG接口器件的原型板或產(chǎn)品板）時，內(nèi)置的實(shí)時JTAG瀏覽器可方便地查看所有JTAG器件上的管腳狀態(tài)?！　　禔ltium Desingner實(shí)用寶典：FPGA設(shè)計(jì)（Protel最新版本）（附光盤1張）》作為一本從入門級逐漸提高到熟練水平的教程，較為詳細(xì)地介紹了AltiumDesigner系統(tǒng)設(shè)計(jì)FPGA項(xiàng)目的方法，以及軟件的安裝方法和參數(shù)配置方法。作者盡量以實(shí)際設(shè)計(jì)為例，從不同方面講解：FPGA的設(shè)計(jì)方法，同時書中也詳細(xì)地介紹了AltiumDesigner虛擬儀器的使用方法，為用戶開發(fā)設(shè)計(jì)FPGA提供了方便。

圖書封面

評論、評分、閱讀與下載

---

    Altium Designer實(shí)用寶典 PDF格式下載

---