數(shù)字邏輯與計(jì)算機(jī)硬件設(shè)計(jì)基礎(chǔ)

內(nèi)容概要

　 本書(shū)是計(jì)算機(jī)科學(xué)、計(jì)算機(jī)工程和電氣工程等專業(yè)的學(xué)生學(xué)習(xí)邏輯電路設(shè)計(jì)的入門(mén)教程。全
書(shū)共7章和一個(gè)附錄，前4章介紹數(shù)制、開(kāi)關(guān)代數(shù)、真值表和卡諾圖，并講解了邏輯函數(shù)的化
簡(jiǎn)以及組合系統(tǒng)的分析與設(shè)計(jì)；后3章介紹時(shí)序系統(tǒng)的分析與設(shè)計(jì)、移位寄存器和計(jì)數(shù)器、
可編
程邏輯器件、用列表法和狀態(tài)分割法進(jìn)行狀態(tài)化簡(jiǎn)和狀態(tài)分配；附錄部分介紹了4個(gè)實(shí)驗(yàn)操
作平臺(tái)及25個(gè)實(shí)驗(yàn)室作業(yè)。?
要學(xué)好邏輯電路設(shè)計(jì)這門(mén)課程，需要掌握好三個(gè)環(huán)節(jié)：理論、習(xí)題和實(shí)驗(yàn)。本書(shū)緊緊抓住這
些教學(xué)環(huán)節(jié)，系統(tǒng)地闡述了邏輯設(shè)計(jì)的核心內(nèi)容，尤其突出了系統(tǒng)的分析和設(shè)計(jì)方法。對(duì)于
需要學(xué)生通過(guò)練習(xí)進(jìn)一步鞏固的重點(diǎn)內(nèi)容，書(shū)中均布置了適量作業(yè)。在每章講述內(nèi)容之后專
門(mén)安排了一節(jié)解題實(shí)例和一節(jié)習(xí)題。本書(shū)是學(xué)習(xí)邏輯電路設(shè)計(jì)難得的一本好教材，既可作為
計(jì)算機(jī)、電氣工程和通信、電子等專業(yè)學(xué)生的教材或教學(xué)參考書(shū)，也可供相關(guān)專業(yè)工程技術(shù)
人員參考。

書(shū)籍目錄

目錄???第1章   導(dǎo)論??1?1數(shù)制的簡(jiǎn)單回顧??1?1?1 八進(jìn)制數(shù)和十六進(jìn)制數(shù)??1?1?2 二進(jìn)制加法??1?1?3 有符號(hào)數(shù)??1?1?4 二進(jìn)制減法??1?1?5 二?十進(jìn)制碼（BCD）??1?2 組合系統(tǒng)的設(shè)計(jì)過(guò)程??1?3 列真值表??1?4 無(wú)關(guān)條件??1?5 實(shí)驗(yàn)室??1?6 解題實(shí)例?  第2章 開(kāi)關(guān)代數(shù)和邏輯電路 ??2?1 開(kāi)關(guān)代數(shù)的定義??2?2 開(kāi)關(guān)代數(shù)的基本性質(zhì)??2?3 代數(shù)函數(shù)的處理??2?4 用與門(mén)、或門(mén)和非門(mén)實(shí)現(xiàn)邏輯函數(shù)??2?5 從真值表到代數(shù)表達(dá)式 ??2?6 卡諾圖初步??2?7 補(bǔ)和或與??2?8 與非門(mén)、或非門(mén)和異或門(mén)??2?9 代數(shù)表達(dá)式的化簡(jiǎn)??2?10 代數(shù)函數(shù)的處理及其與非門(mén)實(shí)現(xiàn)??2?11 布爾代數(shù)??2?12 解題實(shí)例??2?13 習(xí)題?  第3章 兩種規(guī)范性的化簡(jiǎn)方法 ??3.1  卡諾圖?? 3.1.1 用卡諾圖求解最簡(jiǎn)與或表達(dá)式?? 3.1.2 無(wú)關(guān)項(xiàng)?? 3.1.3 或與式?? 3.1.4 最省門(mén)的電路實(shí)現(xiàn)?? 3.1.5 五變量和六變量的卡諾圖?? 3.1.6 多輸出問(wèn)題??3.2  規(guī)律性的最簡(jiǎn)化方法??3.2.1 單輸出的迭代合意??3.2.2 單輸出的質(zhì)蘊(yùn)含項(xiàng)表??3.2.3 多輸出問(wèn)題的迭代合意??3.3 解題實(shí)例??3.4 習(xí)題? 第4章 較大規(guī)模的系統(tǒng)設(shè)計(jì) ??4.1 組合邏輯電路中的延時(shí)??4.2 加法器??4.3 譯碼器??4.4 編碼器和優(yōu)先權(quán)編碼器??4.5 數(shù)據(jù)選擇器??4.6 三態(tài)門(mén)??4.7  門(mén)陣列--ROM，PLA和PAL??4.7.1 用只讀存儲(chǔ)器進(jìn)行設(shè)計(jì)??4.7.2 用可編程邏輯陣列進(jìn)行設(shè)計(jì)??4.7.3 用可編程陣列邏輯進(jìn)行設(shè)計(jì)??4.8  較大規(guī)模電路的例子??4.8.1 七段顯示??4.8.2 差錯(cuò)編碼和解碼系統(tǒng)??4.9 解題實(shí)例??4.10 習(xí)題?  第5章 時(shí)序系統(tǒng) ??5.1 閂鎖和觸發(fā)器 ??5.2 同步時(shí)序系統(tǒng)的設(shè)計(jì)過(guò)程??5.3 時(shí)序系統(tǒng)的分析??5.4 觸發(fā)器的設(shè)計(jì)方法??5.5 同步計(jì)數(shù)器的設(shè)計(jì)??5.6 異步計(jì)數(shù)器的設(shè)計(jì)??5.7 生成狀態(tài)表和狀態(tài)圖??5.8 解題實(shí)例??5.9 習(xí)題?  第6章 求解較大規(guī)模的時(shí)序問(wèn)題 ??6.1 移位寄存器??6.2 計(jì)數(shù)器??6.3 可編程邏輯器件（PLD）??6.4 用ASM圖進(jìn)行設(shè)計(jì)6.5 硬件設(shè)計(jì)語(yǔ)言（HDL）??6.6 更復(fù)雜的例子??6.7 解題實(shí)例??6.8 習(xí)題?  第7章 時(shí)序電路化簡(jiǎn) ??7.1 列表法進(jìn)行狀態(tài)化簡(jiǎn)??7.2  分割法??7.2.1 分割的性質(zhì)??7.2.2 求SP分割??7.3 用分割法進(jìn)行狀態(tài)化簡(jiǎn)??7.4 選擇狀態(tài)分配??7.5 解題實(shí)例??7.6 習(xí)題?  附錄A 實(shí)驗(yàn)

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯與計(jì)算機(jī)硬件設(shè)計(jì)基礎(chǔ) PDF格式下載

---