專用集成電路

內(nèi)容概要

本書介紹了半定制和可編程的ASIC。在對每種ASIC類型的數(shù)字邏輯設(shè)計與物理特性的基本原理進行描述后，討論了ASIC邏輯設(shè)計——設(shè)計輸入、邏輯綜合、仿真以及測試，并進一步講述了相應(yīng)的物理設(shè)計——劃分、平面布圖規(guī)劃、布局以及布線。此外，本書對在ASIC設(shè)計中需要了解的各方面知識以及必需的工作都有詳盡敘述。
    本書可作為大學(xué)高年級和研究生教材，也是ASIC領(lǐng)域工程技術(shù)人員的理想?yún)⒖紩?/pre>


作者簡介
Michael John Sebastian Smith是一位ASIC領(lǐng)域的研究者、設(shè)計者和教育工作者。他任教于夏威夷大學(xué)，同時又是ASIC的設(shè)計顧問。他曾在IBM T.J.Watson研究中心工作，是Compass Design Automation公司的創(chuàng)辦人之一，該公司目前是Avant！公司的一部分。Smith曾在劍橋大學(xué)皇后


書籍目錄
第1章  ASIC導(dǎo)論	1       INTRODUCTION TO ASICs第2章  CMOS邏輯	39       CMOS LOGIC第3章  ASIC庫的設(shè)計	117       ASIC LIBRARY DESIGN第4章  可編程ASIC	169       PROGRAMMABLE ASICs第5章  可編程ASIC邏輯單元	191       PROGRAMMABLE ASIC LOGIC CELLS第6章  可編程ASIC I/O 單元	231       PROGRAMMABLE ASIC I/O CELLS第7章  可編程ASIC互連	275       PROGRAMMABLE ASIC INTERCONNECT第8章  可編程ASIC設(shè)計軟件	299       PROGRAMMABLE ASIC DESIGN SOFTWARE第9章  低層次設(shè)計輸入	327       LOW-LEVEL DESIGN ENTRY第10章  VHDL	379        VHDL第11章  VERILOG HDL	479        VERILOG HDL第12章  邏輯綜合	559        LOGIC SYNTHESIS第13章  仿真	641        SIMULATION第14章  測試	711        TEST第15章  ASIC結(jié)構(gòu)	805        ASIC CONSTRUCTION第16章  布圖規(guī)劃與布局	853        FLOORPLANNING AND PLACEMENT第17章  布線	909        ROUTING附錄A    VHDL資料	961         VHDL RESOURCES附錄B    VERILOG HDL資料	979         VERILOG HDL RESOURCES詞匯表	1000GLOSSARY索引	1006INDEX









圖書封面



圖書標簽Tags
無




評論、評分、閱讀與下載



還沒讀過(50)
勉強可看(362)
一般般(618)
內(nèi)容豐富(2563)
強力推薦(210)


 


    專用集成電路 PDF格式下載