數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)

前言

　　本書是依據(jù)高等院校數(shù)字電子技術(shù)課程教學(xué)內(nèi)容的基本要求，結(jié)合綜合型人才培養(yǎng)目標(biāo)和教學(xué)特點(diǎn)以及作者多年的教學(xué)實(shí)踐，為適應(yīng)我國高等教育的新形勢而編寫的。全書共10章，總授課時(shí)間大約為80學(xué)時(shí)。　　數(shù)字電子技術(shù)是一門重要的專業(yè)基礎(chǔ)課，也是一門發(fā)展最快、應(yīng)用最廣的學(xué)科。本書側(cè)重闡明基本物理概念，電路的工作原理和分析、設(shè)計(jì)方法。在編寫過程中，作者力求做.到深入淺出、思路清晰、重點(diǎn)突出，對基本理論、分析和設(shè)計(jì)方法等均進(jìn)行了總結(jié)并附上例題，期望使讀者易于理解和接受，以提高學(xué)習(xí)效率和質(zhì)量。本書的主要內(nèi)容安排如下：　　第1、2章包括了邏輯代數(shù)的基本概念、公式和定理、邏輯函數(shù)的描述方法及化簡方法等；第3章為邏輯門電路，著重介紹了TTL和CMOS邏輯門電路；第4章介紹了組合邏輯電路的分析方法和設(shè)計(jì)方法，同時(shí)介紹了若干常用組合邏輯電路及MSI組合電路模塊的功能及應(yīng)用，包括編碼器、譯碼器、加法器、比較器、數(shù)據(jù)選擇器等；第5章介紹了觸發(fā)器的電路結(jié)構(gòu)和工作特點(diǎn)、觸發(fā)器的邏輯功能和分類以及不同邏輯功能觸發(fā)器間的轉(zhuǎn)換方法等；第6章首先介紹了時(shí)序邏輯電路的基本結(jié)構(gòu)和特點(diǎn)，然后講述了時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法，計(jì)數(shù)器、寄存器和移位寄存器型計(jì)數(shù)器等常用時(shí)序邏輯電路的基本概念、工作原理和邏輯功能，同時(shí)還介紹了它們的典型MSI模塊及應(yīng)用；第7章介紹了硬件描述語言Verilog HDL語言的基本結(jié)構(gòu)、基本語句和設(shè)計(jì)流程等基礎(chǔ)知識；第8章系統(tǒng)介紹了存儲器和可編程邏輯器件基本電路結(jié)構(gòu)及其基本應(yīng)用；第9章主要介紹了用門電路組成的脈沖電路及集成脈沖電路；第10章系統(tǒng)講述了數(shù)／模轉(zhuǎn)換和模／數(shù)轉(zhuǎn)換的基本原理和常見的典型電路?！　⊥ㄟ^本書的學(xué)習(xí)，讀者可掌握數(shù)字電路和脈沖電路的基本原理和分析設(shè)計(jì)方法，能對常見的小、中、大規(guī)模集成電路進(jìn)行分析、設(shè)計(jì)和應(yīng)用，并能初步掌握用可編程器件進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的方法?！　”緯擅酪憬淌?、杜慧敏教授和師亞莉副教授合作編寫。毛永毅教授任主編，負(fù)責(zé)全書的統(tǒng)稿與定稿。第1～4章由師亞莉編寫，第7、8章由杜慧敏編寫，第5、6、9、10章由毛永毅編寫?！　≡诒緯木帉戇^程中，得到了西安郵電學(xué)院領(lǐng)導(dǎo)和同事們的大力支持和幫助，在此表示衷心的感謝?！　∮捎谧髡咚接邢蓿瑫须y免存在不妥和錯(cuò)誤之處，懇請廣大讀者批評指正。

內(nèi)容概要

本書是依據(jù)高等院校數(shù)字電子技術(shù)課程教學(xué)內(nèi)容的基本要求，結(jié)合綜合型人才培養(yǎng)目標(biāo)和教學(xué)特點(diǎn)以及作者多年的教學(xué)實(shí)踐，為適應(yīng)我國高等教育的新形勢而編寫的。 　　本書側(cè)重闡明基本物理概念，電路的工作原理和分析、設(shè)計(jì)方法。對基本理論、分析和設(shè)計(jì)方法等均進(jìn)行了總結(jié)并附上例題，期望使讀者易于理解和接受，以提高學(xué)習(xí)效率和質(zhì)量。通過本書的學(xué)習(xí)，讀者可掌握數(shù)字電路和脈沖電路的基本原理和分析設(shè)計(jì)方法，能對常見的小、中、大規(guī)模集成電路進(jìn)行分析、設(shè)計(jì)和應(yīng)用，并能初步掌握用可編程器件進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的方法。

書籍目錄

第1章　緒論　1.1　數(shù)字信號　1.2　數(shù)制　1.3　不同進(jìn)制數(shù)的轉(zhuǎn)換　1.4　二一十進(jìn)制常用代碼　1.5　算術(shù)運(yùn)算與邏輯運(yùn)算　1.6　數(shù)字電路及其發(fā)展　習(xí)題第2章　邏輯代數(shù)與邏輯函數(shù)　2.1　邏輯代數(shù)　　2.1.1　三種基本邏輯　　2.1.2　基本邏輯運(yùn)算　2.2　邏輯代數(shù)的常用公式和規(guī)則　　2.2.1　邏輯代數(shù)基本公式　　2.2.2　邏輯代數(shù)的三個(gè)規(guī)則　　2.2.3　邏輯代數(shù)常用公式　2.3　邏輯函數(shù)及其表示方法　　2.3.1　邏輯函數(shù)　　2.3.2　邏輯函數(shù)表示方法　　2.3.3　邏輯函數(shù)相等　　2.3.4　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式　2.4　邏輯函數(shù)的化簡　　2.4.1　公式化簡法　　2.4.2　卡諾圖化簡法　習(xí)題第3章　集成邏輯門　3.1　晶體管的開關(guān)特性　　3.1.1　晶體二極管的開關(guān)特性　　3.1.2　晶體三極管的開關(guān)特性　　3.1.3　關(guān)于高低電平的概念及狀態(tài)賦值　3.2　TTL集成邏輯門　　3.2.1　TTL邏輯門電路　　3.2.2　TTL與非門的主要外部特性　　3.2.3　TTL其它門電路　　3.2.4　TTL門電路的改進(jìn)　3.3　MOS邏輯門電路　　3.3.1　MOS晶體管　　3.3.2　MOS反相器　3.4　CMOS電路　　3.4.1　CMOS反相器　　3.4.2　CMOS反相器的主要特性　　3.4.3　CMOS傳輸門　　3.4.4　CMOS邏輯門電路　　3.4.5　集成門電路使用中的實(shí)際問題　習(xí)題第4章　組合邏輯電路　4.1　組合邏輯電路分析　4.2　常用組合邏輯電路的介紹　　4.2.1　加法器　　4.2.2　數(shù)值比較器　　4.2.3　編碼器　　4.2.4　譯碼器　　4.2.5　數(shù)據(jù)選擇器　4.3　單元級組合邏輯電路的分析方法　4.4　組合邏輯電路的設(shè)計(jì)　　4.4.1　采用小規(guī)模集成器件設(shè)計(jì)組合邏輯電路　　4.4.2　采用中規(guī)模集成器件設(shè)計(jì)組合邏輯電路　4.5　組合邏輯電路中的競爭與冒險(xiǎn)　　4.5.1　組合邏輯電路中的競爭與冒險(xiǎn)　　4.5.2　邏輯險(xiǎn)象的識別　　4.5.3　邏輯冒險(xiǎn)現(xiàn)象的消除　習(xí)題第5章　觸發(fā)器　5.1　基本RS觸發(fā)器　　5.1.1　與非門組成的基本RS觸發(fā)器　　5.1.2　基本RS觸發(fā)器功能的描述方法　　5.1.3　或非門組成的基本RS觸發(fā)器　5.2　時(shí)鐘控制的觸發(fā)器　　5.2.1　鐘控RS觸發(fā)器　　5.2.2　鐘控D觸發(fā)器　　5.2.3　鐘控J-K觸發(fā)器　　5.2.4　鐘控T觸發(fā)器和T'觸發(fā)器　　5.2.5　電位觸發(fā)方式的工作特點(diǎn)　5.3　集成觸發(fā)器　　5.3.1　主從觸發(fā)器　　5.3.2　邊沿觸發(fā)器　5.4　觸發(fā)器的邏輯符號　習(xí)題第6章　時(shí)序邏輯電路　6.1　時(shí)序邏輯電路概述　　6.1.1　時(shí)序邏輯電路的特點(diǎn)　　6.1.2　時(shí)序邏輯電路的分類　6.2　時(shí)序邏輯電路的分析　　6.2.1　同步時(shí)序邏輯電路的一般分析方法　　6.2.2　異步時(shí)序邏輯電路的一般分析方法　6.3　典型時(shí)序邏輯電路的分析　　6.3.1　寄存器和移位寄存器　　6.3.2　計(jì)數(shù)器　6.4　同步時(shí)序邏輯電路的設(shè)計(jì)方法　　6.4.1　建立原始狀態(tài)圖和狀態(tài)表　　6.4.2　狀態(tài)簡化　　6.4.3　狀態(tài)分配　　6.4.4　選擇存儲器類型，確定激勵(lì)函數(shù)和輸出函數(shù)　6.5　采用小規(guī)模集成器件設(shè)計(jì)同步計(jì)數(shù)器　6.6　采用小規(guī)模集成器件設(shè)計(jì)異步計(jì)數(shù)器　6.7　采用中規(guī)模集成器件設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器　6.8　序列信號發(fā)生器　　6.8.1　反饋移位型序列信號發(fā)生器的設(shè)計(jì)　　6.8.2　計(jì)數(shù)型序列信號發(fā)生器的設(shè)計(jì)　習(xí)題第7章　Verilog HDL語言簡介　7.1　Verilog HDL語言總體結(jié)構(gòu)　7.2　端口聲明與數(shù)據(jù)類型聲明　7.3　數(shù)值的表示　7.4　連續(xù)賦值　7.5　模塊實(shí)例化　7.6　驗(yàn)證設(shè)計(jì)　7.7　運(yùn)算符(operator)　7.8　Verilog HDL行為級建?！?.9　任務(wù)和函數(shù)介紹　7.10　綜合設(shè)計(jì)：交通信號燈控制器　7.11　Verilog HDL語言的仿真工具　習(xí)題第8章　半導(dǎo)體存儲器與可編程邏輯器件　8.1　半導(dǎo)體存儲器綜述　8.2　易失性存儲器　8.3　非易失存儲器　8.4　存儲器的擴(kuò)展　8.5　可編程邏輯器件簡介　習(xí)題第9章　脈沖波形的產(chǎn)生與整形　9.1　概述　　9.1.1　脈沖產(chǎn)生電路和整形電路的特點(diǎn)　　9.1.2　脈沖電路的基本分析方法　9.2　555定時(shí)器　9.3　單穩(wěn)態(tài)觸發(fā)器　　9.3.1　555定時(shí)器構(gòu)成的單穩(wěn)觸發(fā)器　　9.3.2　集成單穩(wěn)態(tài)觸發(fā)器　　9.3.3　門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器　　9.3.4　單穩(wěn)態(tài)觸發(fā)器的應(yīng)用　9.4　多諧振蕩器　　9.4.1　555定時(shí)器構(gòu)成的多諧振蕩器　　9.4.2　門電路構(gòu)成的多諧振蕩器　　9.4.3　多諧振蕩器應(yīng)用舉例　9.5　施密特觸發(fā)器　　9.5.1　555定時(shí)器構(gòu)成的施密特觸發(fā)器　　9.5.2　門電路構(gòu)成的施密特觸發(fā)器　　9.5.3　施密特觸發(fā)器的應(yīng)用　習(xí)題第10章　數(shù)/模與模/數(shù)轉(zhuǎn)換電路　10.1　概述　10.2　D/A轉(zhuǎn)換器　　10.2.1　D/A轉(zhuǎn)換器的基本工作原理　　10.2.2　D/A轉(zhuǎn)換器的主要電路形式　　10.2.3　D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)　　lO.2.4　8位集成DAC0832　10.3　A/D轉(zhuǎn)換器　　10.3.1　A/D轉(zhuǎn)換器的基本工作原理　　10.3.2　A/D轉(zhuǎn)換器的主要電路形式　　10.3.3　A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)　　10.3.4　8位集成ADC0809　習(xí)題參考文獻(xiàn)

章節(jié)摘錄

　　6.4.3 狀態(tài)分配　　狀態(tài)分配是指將狀態(tài)表中每一個(gè)字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），以便求出激勵(lì)函數(shù)和輸出函數(shù)，最后完成時(shí)序電路的設(shè)計(jì)。狀態(tài)分配合適與否雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計(jì)的時(shí)序電路的復(fù)雜程度有一定的影響。一般情況下可遵循如下原則，即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼：　?。?）具有相同次態(tài)的現(xiàn)態(tài)?！　。?）同一現(xiàn)態(tài)下的次態(tài)?！　。?）具有相同輸出的現(xiàn)態(tài)?！　∪龡l原則以第（1）條為主，兼顧第（2）、第（3）條?！　?.4.4 選擇存儲器類型，確定激勵(lì)函數(shù)和輸出函數(shù)　　根據(jù)狀態(tài)表填寫次態(tài)和輸出函數(shù)卡諾圖，從而求得次態(tài)和輸出方程組，然后將各狀態(tài)方程與所選用的觸發(fā)器的特征方程對比，便可求出激勵(lì)函數(shù)。這種方法稱為狀態(tài)方程法。根據(jù)得到的激勵(lì)函數(shù)和輸出方程即可畫出邏輯電路圖?！　　纠?-4】設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測器，該電路具有一個(gè)輸入端x和一個(gè)輸出端x。輸入為一連串隨機(jī)信號，當(dāng)連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)，電路輸出為1，否則輸出為0?！　〗猓?）建立原始狀態(tài)圖?！　、俅_定輸入變量和輸出變量?！　≡O(shè)該電路的輸入變量為X，代表輸入串行序列，輸出變量為Z，表示檢測結(jié)果。根據(jù)設(shè)計(jì)命題的要求，可分析出輸入X和輸出Z之間的關(guān)系為　　X011011111011　　Z000000111000　?、谠O(shè)置狀態(tài)?！　顟B(tài)是指需要記憶的信息或事件，由于狀態(tài)編碼還沒有確定，所以它用字母或符號來　　表示?！　「鶕?jù)題意可知，該電路必須記憶以下幾個(gè)事件：收到了一個(gè)“1”；連續(xù)收到了兩個(gè)“1”；　　連續(xù)收到了三個(gè)“1”。因此，加上初始狀態(tài)，共需四個(gè)狀態(tài)，并規(guī)定如下：　　S0為初始狀態(tài)，表示電路還沒有收到一個(gè)有效的“1”?！　1表示電路收到了一個(gè)“1”的狀態(tài)?！　2表示電路收到了連續(xù)兩個(gè)“1”的狀態(tài)?！　3表示電路收到了連續(xù)三個(gè)“1”的狀態(tài)。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) PDF格式下載

---