EDA技術(shù)及實踐

內(nèi)容概要

張彩珍主編的《EDA技術(shù)及實踐》在內(nèi)容上選擇了EDA開發(fā)平臺軟件Quartus
Ⅱ及Altera、Xilinx等公司的Cyclone系列、Stratix系列、Spartan系列等新型器件進行介紹；內(nèi)容編排上結(jié)合分層次教學方法，注重EDA技術(shù)的基礎(chǔ)知識介紹，并通過大量的實踐加深對基礎(chǔ)知識的理解，同時結(jié)合實驗對實踐內(nèi)容進行強化。

書籍目錄

第1章  EDA技術(shù)概述
  1.1  EDA技術(shù)及其發(fā)展歷程
  1.2  EDA技術(shù)的實現(xiàn)目標和設(shè)計流程
  1.3  EDA技術(shù)的特征和優(yōu)勢
  1.4  EDA技術(shù)的發(fā)展趨勢
  1.5  EDA技術(shù)的主要內(nèi)容及學習方法
第2章  FPGA／CPLD器件結(jié)構(gòu)及應用
  2.1  概述
  2.2  簡單低密度PLD器件的基本結(jié)構(gòu)
  2.3  典型FPGA器件的結(jié)構(gòu)與工作原理
  2.4  典型CPLD器件的結(jié)構(gòu)與工作原理
  2.5  可編程邏輯器件的測試技術(shù)
  2.6  FPGA／CPLD器件配置
  2.7  FPGA／CPLD產(chǎn)品概述
  2.8  FPGA／CPLD器件標志及應用選擇
第3章  Quartus Ⅱ應用向?qū)?br />  3.1  設(shè)計流程
  3.2  開發(fā)環(huán)境主界面
  3.3  原理圖設(shè)計輸入
  3.4  項目工程全編譯
  3.5  仿真
  3.6  時序約束
  3.7  器件編程／配置
  3.8  Quartus Ⅱ文本輸入設(shè)計方法
  3.9  宏功能模塊與IP應用
  3.10  高級功能的應用
第4章  VHDL結(jié)構(gòu)與要素
  4.1  概述
  4.2  VHDL的基本結(jié)構(gòu)
  4.3  VHDL語言要素
第5章  VHDL基本語句
  5.1  VHDL順序語句
  5.2  VHDL并行語句
第6章  EDA實踐
  6.1  組合邏輯電路設(shè)計實踐
  6.2  時序邏輯電路設(shè)計實踐
  6.3  存儲器設(shè)計實踐
  6.4  狀態(tài)機設(shè)計實踐
  6.5  EDA綜合設(shè)計實踐
  6.6  EDA設(shè)計優(yōu)化
第7章  EDA技術(shù)實驗
  7.1  EDA技術(shù)實驗基本要求
  7.2  1位全加器的設(shè)計實驗
  7.3  7段數(shù)碼顯示譯碼器設(shè)計
  7.4  含異步清零和同步時鐘始能的4位加法計數(shù)器設(shè)計
  7.5  層次化設(shè)計的VHDL文本實現(xiàn)
  7.6  數(shù)控分頻器的設(shè)計
  7.7  A／D采樣控制器設(shè)計
  7.8  流水線乘法累加器的混合輸入設(shè)計
  7.9  等精度頻率計／相位計設(shè)計
第8章  EDA實驗開發(fā)系統(tǒng)
  8.1  GW48實驗開發(fā)系統(tǒng)簡介
  8.2  Altera DE2開發(fā)板簡介
參考文獻

圖書封面

評論、評分、閱讀與下載

---

    EDA技術(shù)及實踐 PDF格式下載

---