數(shù)字電子技術(shù)

內(nèi)容概要

　　數(shù)字電路基礎(chǔ)、邏輯門電路、組合邏輯電路、集成觸發(fā)器、時序邏輯電路、脈沖信號的產(chǎn)生及波形變換、數(shù)/模轉(zhuǎn)換器和模 /數(shù)轉(zhuǎn)換器以及大規(guī)模集成電路、數(shù)字電路實(shí)訓(xùn)等，并介紹了EWB仿真軟件在數(shù)字電路中的應(yīng)用。　　《電子信息工程技術(shù)專業(yè)系列教材全國高職高專教育十一五規(guī)劃教材數(shù)字電子技術(shù)》可作為高等職業(yè)院校、高等專科學(xué)校、成人高校、民辦高校及本科院校舉辦的二級職業(yè)技術(shù)學(xué)院電子信息類、通信類及相關(guān)專業(yè)的教學(xué)用書，也適用于五年制高職和中職相關(guān)專業(yè)，并可作為社會從業(yè)人士的業(yè)務(wù)參考書及培訓(xùn)用書。

書籍目錄

第1章 數(shù)字電路基礎(chǔ)1.1 數(shù)字電路概述1.1.1 數(shù)字電路的發(fā)展與應(yīng)用1.1.2 數(shù)字信號與模擬信號1.1.3 數(shù)字電路的特點(diǎn)1.1.4 數(shù)字電路的分類1.1.5 數(shù)字電路的學(xué)習(xí)方法1.2 數(shù)制和編碼1.2.1 數(shù)制1.2.2 數(shù)制之間的相互轉(zhuǎn)換1.2.3 編碼1.3 邏輯代數(shù)基礎(chǔ)1.3.1 邏輯變量和基南邏輯運(yùn)算1.3.2 基本公式和定理1.3.3 邏輯函數(shù)的表示方法1.4 邏輯函數(shù)的化簡1.4.1 公式化簡法1.4.2 卡諾圖化簡法本章小結(jié)習(xí)題第2章 邏輯門電路2.1 TTL集成與非門電路2.1.1 分立元件門電路2.1.2 TTL集成與非門工作原理2.1.3 TTL集成與非門的外特性與參數(shù)*2.1.4 TTL與非門的改進(jìn)電路2.1.5 TTL門電路的其它類型2.2 CMOS門電路2.2.1 CMOS反相器2.2.2 CMOS與非門2.2.3 CMOS或非門2.2.4 CMOS傳輸門和三態(tài)門2.3 集成邏輯門使用注意事項(xiàng)2.3.1 CMOS與TTL之間的接口電路2.3.2 TTL和CMOS門電路驅(qū)動其它負(fù)載2.3.3 集成邏輯門電路使用注意事項(xiàng)本章小結(jié)習(xí)題第3章 組合邏輯電路3.1 概述3.2 組合邏輯電路的分析與設(shè)計(jì)3.2.1 組合邏輯電路的分析方法3.2.2 組合邏輯電路的設(shè)計(jì)3.3 常用組合邏輯部件3.3.1 編碼器3.3.2 譯碼器3.3.3 加法器3.3.4 數(shù)值比較器3.3.5 數(shù)據(jù)選擇器和數(shù)據(jù)分配器3.4 MSI組合邏輯部件應(yīng)用3.4.1 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)3.4.2 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)3.4.3 MSI加法器應(yīng)用舉例3.5 組合邏輯電路中的競爭冒險3.5.1 競爭冒險及其產(chǎn)生原因3.5.2 競爭冒險的判斷方法3.5.3 消除競爭冒險的方法本章小結(jié)習(xí)題第4章 集成觸發(fā)器4.1 概述4.2 基本RS觸發(fā)器4.2.1 電路構(gòu)成4.2.2 工作原理及動作特點(diǎn)4.2.3 觸發(fā)器邏輯功能的描述4.2.4 基本RS觸發(fā)器的應(yīng)用——開關(guān)去抖4.3 同步觸發(fā)器4.3.1 同步RS觸發(fā)器4.3.2 同步觸發(fā)器存在的空翻現(xiàn)象4.4 主從觸發(fā)器4.4.1 主從RS觸發(fā)器4.4.2 主從JK器4.4.3 主從JK觸發(fā)器的一次翻轉(zhuǎn)問題4.4.4 T觸發(fā)器和T’觸發(fā)囂4.5 邊沿觸發(fā)器4.5.1 維持陽塞D觸發(fā)器4.5.2 CMOS邊沿觸發(fā)器4.5.3 利用傳輸延遲實(shí)現(xiàn)的邊沿觸發(fā)器4.5.4 集成觸發(fā)器4.6 觸發(fā)器之間的相互轉(zhuǎn)換4.6.1 JK觸發(fā)器轉(zhuǎn)換為D、T觸發(fā)器4.6.2 D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器4.6.3 D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器本章小結(jié)習(xí)題第5章 時序邏輯電路5.1 時序邏輯電路的概念5.1.1 時序邏輯電路的特點(diǎn)與分類5.1.2 對時序邏輯電路功能的描述5.2 時序邏輯電路的分析5.2.1 時序邏輯電路的分新方法5.2.2 時序邏輯電路分新舉例5.3 寄存器5.3.1 數(shù)碼寄存器5.3.2 移位寄存器及應(yīng)用5.4 計(jì)數(shù)器5.4.1 異步計(jì)數(shù)器5.4.2 同步計(jì)數(shù)器5.4.3 集成同步計(jì)數(shù)器5.4.4 任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法5.5 序列信號發(fā)生器5.5.1 反饋移位型序列信號發(fā)生器5.5.2 計(jì)數(shù)型序列信號發(fā)生器5.6 時序邏輯電路的設(shè)計(jì)5.6.1 同步時序邏輯電路的設(shè)計(jì)方法5.6.2 同步時序邏輯電路設(shè)計(jì)舉例5.7 計(jì)數(shù)器的實(shí)際應(yīng)用5.7.1 計(jì)數(shù)法測量脈沖信號的頻率5.7.2 計(jì)數(shù)法測量脈沖信號的寬度（或周期）5.7.3 數(shù)字頻率計(jì)本章小結(jié)習(xí)題第6章 脈沖信號的產(chǎn)生及波形變換6.1 集成555定時器6.1.1 集成555定時器的電路結(jié)構(gòu)6.1.2 集成555定時器的工作原理6.2 集成555定時器的基本應(yīng)用電路6.2.1 施密特觸發(fā)器6.2.2 單穩(wěn)態(tài)觸發(fā)器6.2.3 多諧振蕩器6.3 集成555定時器的應(yīng)用6.3.1 施密特觸發(fā)器的應(yīng)用6.3.2 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用6.3.3 多諧振蕩器的應(yīng)用本章小結(jié)習(xí)題第7章 數(shù)/模轉(zhuǎn)換器和模/數(shù)轉(zhuǎn)換器7.1 概述7.2 數(shù)/模轉(zhuǎn)換器（DAC）7.2.1 數(shù)/模轉(zhuǎn)換器的基本工作原理7.2.2 權(quán)電阻網(wǎng)絡(luò)DAC7.2.3 T形電阻網(wǎng)絡(luò)DAC7.2.4 倒T形電阻網(wǎng)絡(luò)DAC7.2.5 DAC的主要技術(shù)指標(biāo)7.2.6 集成DAC簡介7.3 模/數(shù)轉(zhuǎn)換器（ADC）7.3.1 ADC的基本工作原理7.3.2 并行比較型ADC7.3.3 逐次逼近型ADC7.3.4 雙積分型ADC7.3.5 ADC的主要技帶指標(biāo)7.3.6 集成ADC簡介本章小結(jié)習(xí)題第8章 大規(guī)模集成電路8.1 概述8.2 半導(dǎo)體存儲器基礎(chǔ)8.2.1 半導(dǎo)體存儲器的分類8.2.2 半導(dǎo)體存儲器的主要技帶指標(biāo)8.2.3 半導(dǎo)體存儲器的結(jié)構(gòu)8.3 只讀存儲器（ROM）8.3.1 掩模ROM8.3.2 可編程ROM（PROM）8.3.3 EPROM8.3.4 EPROM8.3.5 閃速存儲器（Flash Memory）8.3.6 用ROM實(shí)現(xiàn)組臺邏輯電路8.4 隨機(jī)存儲器（RAM）8.4.1 RAM的結(jié)構(gòu)及工作原理8.4.2 靜態(tài)RAM的基本存儲電路8.4.3 動態(tài)RAM的基本存儲電路8.4.4 存儲器容量的擴(kuò)展8.5 存儲器應(yīng)用——存儲器編址8.6 可編程邏輯器件8.6.1 概述8.6.2 可編程邏輯陣列（PLA）8.6.3 可編程陣列邏輯（PAL）8.6.4 通用陣列邏輯（GAL）8.6.5 復(fù)雜可編程邏輯器件（CPLD）8.6.6 現(xiàn)場可編程門陣列（FPGA）8.7 可編程邏輯器件的設(shè)計(jì)8.7.1 CPLD/FPGA器件的設(shè)計(jì)流程8.7.2 VHDL硬件描述語言基礎(chǔ)8.7.3 VHDL編程舉例8.7.4 可編程邏輯器件的開發(fā)環(huán)境簡介本章小結(jié)習(xí)題第9章 數(shù)字電子系統(tǒng)的設(shè)計(jì)與開發(fā)9.1 數(shù)字電子系統(tǒng)設(shè)計(jì)的一般方法和步驟9.1.1 數(shù)字電子系統(tǒng)的組成9.1.2 數(shù)字電子系統(tǒng)的類型9.1.3 數(shù)字電子系統(tǒng)設(shè)計(jì)的基本步驟9.1.4 數(shù)字電子系統(tǒng)的設(shè)計(jì)方法9.2 數(shù)字電子系統(tǒng)的調(diào)試9.2.1 電子電路調(diào)試的一般方法9.2.2 數(shù)字電路調(diào)試中的特殊問題9.2.3 數(shù)字電路調(diào)試舉例9.2.4 數(shù)字電路的故障診斷與排除9.3 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例——數(shù)字電子鐘的設(shè)計(jì)本章小結(jié)第10章 仿真實(shí)驗(yàn)與綜合實(shí)訓(xùn)10.1 EWB軟件簡介10.1.1 EWB軟件操作界面10.1.2 EWB基本操作方法10.2 數(shù)字電路仿真實(shí)驗(yàn)10.2.1 常用門電路邏輯功能的測試10.2.2 組合邏輯電路分析10.2.3 譯碼器邏輯功能的測試10.2.4 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路10.2.5 觸發(fā)器邏輯功能的測試與轉(zhuǎn)換10.2.6 同步4位二進(jìn)制加法計(jì)數(shù)器10.2.7 異步8421BcD碼計(jì)數(shù)囂10.2.8 順序脈沖發(fā)生器10.2.9 集成計(jì)數(shù)器i陶成Ⅳ進(jìn)制計(jì)數(shù)器10.2.10 555定時器的應(yīng)用10.2.11 模/數(shù)（A/D）轉(zhuǎn)換與數(shù)/模（D/A）轉(zhuǎn)換10.3 綜合實(shí)訓(xùn)——聲光顯示競賽搶答器本章小結(jié)習(xí)題附錄一 常用邏輯門電路新舊符號對照表附錄二 常用CMOS數(shù)字集成電路附錄三 常用TTL及74HC系列的CMOS數(shù)字集成電路參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---