Verilog HDL與CPLD/FPGA項目開發(fā)教程

內(nèi)容概要

本書以Altera公司的MAXⅡ系列EPM1270T144C5N為藍本闡述了基于CPLD／FPGA的數(shù)字系統(tǒng)設(shè)計方法，重點放在工程實踐能力和Verilog HDL硬件描述語言的編程開發(fā)能力方面。本書按照基于工作過程的以“項目”為載體的教學模式的思路進行編寫，“項目”的選取以直觀、生動、有趣、實用為原則，并遵循由易到難、由簡單到綜合的學習規(guī)律。全書共3章，第1章主要介紹CPLD／FPGA項目開發(fā)入門，包括CPLD／FPGA開發(fā)系統(tǒng)概述、QuartusⅡ開發(fā)環(huán)境的使用、Verilog HDL硬件描述語言編程基礎(chǔ)：第2章以13個單元項目為載體來介紹組合邏輯電路設(shè)計、時序邏輯電路設(shè)計和數(shù)字系統(tǒng)設(shè)計(如鍵盤、數(shù)碼管、液晶、點陣屏、音樂等外圍接U的驅(qū)動)：第3章以電子時鐘、交通信號燈控制、串行通信、數(shù)字式競賽搶答器4個綜合項目為載體，介紹用Verilog HDL硬件描述語言進行綜合項目開發(fā)的一般步驟，使讀者在實踐中鍛煉編程、調(diào)試和創(chuàng)新能力，形成良好的編程風格。附錄中給出了數(shù)字系統(tǒng)設(shè)計中的常見問題解析。    本書可作為高職高專電子工：程、計算機、微電子、自動控制等相關(guān)專業(yè)電子設(shè)計自動化(Electronic Design Automation，EDA)課程的教材，也可作為EDA初學者或工程技術(shù)人員的參考資料。

書籍目錄

出版說明 前言 第1章 CPLD／FPGA項目開發(fā)入門   1.1 CPLD／FPGA開發(fā)系統(tǒng)概述   1.2 CPLD／FPGA器件識別   1.3 CCIT CPLD／FPGA實驗儀使用   1.4 QuartusⅡ開發(fā)環(huán)境應(yīng)用   1.5 Vedlog HDL語言基礎(chǔ)應(yīng)用   1.6 Vehlog HDL語言實例設(shè)計   1.7 習題 第2章 基于CPLD／FPGA的單元項目開發(fā)   2.1 項目1 設(shè)計基本邏輯門電路   2.2 項目2 設(shè)計譯碼器   2.3 項目3 編碼器和數(shù)據(jù)選擇器設(shè)計   2.4 項目4 觸發(fā)器設(shè)計   2.5 項目5 全加器設(shè)計   2.6 項目6 計數(shù)器設(shè)計   2.7 項目7 乘法器設(shè)計   2.8 項目8 除法器設(shè)計   2.9 項目9 鍵盤LED發(fā)光二極管應(yīng)用設(shè)計   2.10 項目10 靜、動態(tài)LED發(fā)光二極管顯示   2.11 項目11 點陣LED顯示屏及其漢字顯示   2.12 項目12 蜂鳴器應(yīng)用設(shè)計   2.13 項目13 LCD液晶顯示系統(tǒng)設(shè)計   2.14 習題 第3章 基于CPLD／FPGA的綜合項目開發(fā)   3.1 項目1 基于Verilog HDL的數(shù)字時鐘設(shè)計與實現(xiàn)   3.2 項目2 基于Verilog HDL的交通信號燈模擬控制設(shè)計   3.3 項目3 UART異步串行通信設(shè)計   3.4 項目4 基于Verilog HDL的四路數(shù)字式競賽搶答器設(shè)計   3.5 習題 附錄   附錄A Verilog HDL關(guān)鍵字   附錄B QuartusⅡ 7.2支持的Verilog HDL數(shù)據(jù)類型和語句   附錄C 基于Verilog HDL的CPLD／FPGA設(shè)計常見問題解析   附錄D 高級語言的串行通信編程   參考文獻

章節(jié)摘錄

插圖：隨著電子設(shè)計自動化（EDA）技術(shù)的不斷發(fā)展，其含義也在不斷發(fā)生變化，早期的電子設(shè)計自動化多指類似Protel電路版圖的設(shè)計自動化概念，這種概念僅限于電路元器件與元器件之問（即芯片外）設(shè)計自動化，而由于微電子技術(shù)的不斷發(fā)展，當今的EDA技術(shù)則更多的是指可編程邏輯器件的設(shè)計技術(shù)，即芯片內(nèi)的電路設(shè)計自動化。也就是說，開發(fā)人員完全可以通過自己的電路設(shè)計來定制其芯片內(nèi)部的電路功能，使之成為設(shè)計者自己的專用集成電路（ASIC）芯片。這就是我們今天所說的的EDA技術(shù)——用戶PLD（可編程邏輯器件）技術(shù)。它的應(yīng)用無處不在，從簡單的邏輯電路、時序電路設(shè)計到復(fù)雜的數(shù)字系統(tǒng)設(shè)計，從通信領(lǐng)域（軟件無線電）、數(shù)字信號處理（DSP）領(lǐng)域，到嵌入式／片上系統(tǒng)（SOC）及各種IP內(nèi)核等諸多領(lǐng)域。如果說原來的Tango（Protel）問世在電子設(shè)計領(lǐng)域是一次革命的話，那么，今天的CPLD／FPGA技術(shù)稱得上是電子設(shè)計領(lǐng)域的第二次革命。隨著可編程器件PLD技術(shù)的不斷發(fā)展和崛起，其功能之卓越和先進已經(jīng)令當今的電子工程師們贊嘆不已，除了它設(shè)計靈活、仿真調(diào)試方便、體積小、容量大、I／O口豐富、成本低廉、易編程和加密等優(yōu)點外，更突出的特點是其芯片的在系統(tǒng)可編程技術(shù)。也就是說，它不但具有可編程和可再反復(fù)編程的能力，而且只要把器件插在用戶自己設(shè)計的目標系統(tǒng)內(nèi)或線路板上，就可以重新構(gòu)造其設(shè)計邏輯而對器件進行編程或者反復(fù)編程，這種技術(shù)被稱為在系統(tǒng)可編程技術(shù)，簡稱ISP技術(shù)。由于ISP技術(shù)的應(yīng)用，打破了產(chǎn)品開發(fā)時必須先編程后裝配的慣例，而可以做到先裝配后編程，成為產(chǎn)品后還可以在系統(tǒng)內(nèi)反復(fù)編程和修改。ISP技術(shù)使得系統(tǒng)內(nèi)硬件的功能像軟件一樣被編程配置，使系統(tǒng)的升級和維護變得更容易和方便。可以說，可編程器件真正做到了硬件的“軟件化”自動設(shè)計。

編輯推薦

《Verilog HDL與CPLD/FPGA項目開發(fā)教程》：全國高等職業(yè)教育規(guī)劃教材

圖書封面

評論、評分、閱讀與下載

---

    Verilog HDL與CPLD/FPGA項目開發(fā)教程 PDF格式下載

---