微機(jī)原理與接口技術(shù)

內(nèi)容概要

本書是計(jì)算機(jī)通信國家級教學(xué)團(tuán)隊(duì)成果和北京市精品教材立項(xiàng)項(xiàng)目。    全書以8086處理器和16位微型計(jì)算機(jī)系統(tǒng)為實(shí)例進(jìn)行講解，共分10章，主要包括微機(jī)基礎(chǔ)、微處理器的功能結(jié)構(gòu)、指令系統(tǒng)與尋址方式、匯編語言程序設(shè)計(jì)、處理器外部特性與輸入/輸出、存儲器、中斷與定時技術(shù)、常用接口技術(shù)、外部設(shè)備接口、總線等內(nèi)容。本書提供配套PPT課件和相關(guān)教學(xué)資源，讀者可以通過華信教育資源網(wǎng)(www.hxedu.com.cn)免費(fèi)注冊下載。    本書適合作為高等學(xué)校理工科各專業(yè)微機(jī)原理與接口技術(shù)教材，也是相關(guān)技術(shù)人員或愛好者的參考書。

書籍目錄

第1章  微機(jī)基礎(chǔ)  1.1  計(jì)算機(jī)中的數(shù)和字符    1.1.1  進(jìn)位制    1.1.2  數(shù)的機(jī)器表示    1.1.3  字符編碼  l.2  微機(jī)的基本結(jié)構(gòu)    1.2.1  馮諾依曼結(jié)構(gòu)    1.2.2  微機(jī)的硬件組成  1.3  微機(jī)的軟件系統(tǒng)    1.3.1  指令和指令系統(tǒng)    13.2  程序和語言    1.3.3  微機(jī)軟件系統(tǒng)  1.4  微機(jī)系統(tǒng)的發(fā)展    1.4.1  微機(jī)的誕生    1.4.2  微處理器的發(fā)展    1.4.3  微機(jī)系統(tǒng)的發(fā)展  習(xí)題1第2章  微處理器的功能結(jié)構(gòu)  2.1  8086的內(nèi)部結(jié)構(gòu)  2.2  8086的寄存器結(jié)構(gòu)    2.2.1  通用寄存器    2.2.2  段寄存器    2.2.3  指令指針寄存器    2.2.4  標(biāo)志寄存器  2.3  8086的存儲組織    2.3.1  物理空間與字節(jié)序    2.3.2  邏輯空間    2.3.3  存儲管理  2.4  8086的I/O組織  2.5  32位微處理器    2.5.1  內(nèi)部結(jié)構(gòu)    2.5.2  寄存器結(jié)構(gòu)    2.5.3  工作模式    2.5.4  保護(hù)模式下的存儲組織    2.5.5  任務(wù)管理  習(xí)題2第3章  指令系統(tǒng)與尋址方式  3.1  8086尋址方式    3.1.1指令    3.1.2  操作數(shù)    3.1.3  尋址方式  3.2  8086指令格式  3.3  8086指令系統(tǒng)    3.3.1  數(shù)據(jù)傳送指令    3.3.2  算術(shù)運(yùn)算指令    3.3.3  邏輯指令    3.3.4  串指令    3.3.5  控制轉(zhuǎn)移指令    3.3.6  處理器控制指令  3.4  80x86尋址方式及指令的擴(kuò)充    3.4.1  尋址方式的擴(kuò)充    3.4.2  指令系統(tǒng)的擴(kuò)充  習(xí)題3第4章  匯編語言程序設(shè)計(jì)  4.1  匯編語言概述    4.1.1  匯編語言的特點(diǎn)    4.1.2  匯編程序    4.1.3  匯編語言的組成  4.2  偽指令    4.2.1  程序格式    4.2.2  段定義    4.2.3  變量定義    4.2.4  常數(shù)、變量、標(biāo)號、表達(dá)式    4.2.5  符號定義    4.2.6  地址對齊    4.2.7  結(jié)構(gòu)定義  4.3  程序的基本結(jié)構(gòu)    4.3.1  基本的程序框架    4.3.2  程序結(jié)構(gòu)    4.3.3  順序結(jié)構(gòu)    4.3.4  分支結(jié)構(gòu)    4.3.5  循環(huán)結(jié)構(gòu)  4.4  子程序結(jié)構(gòu)    4.4.1  子程序定義    4.4.2  子程序調(diào)用和返回    4.4.3  環(huán)境的保存和恢復(fù)    4.4.4  參數(shù)的傳遞    4.4.5  高級語言參數(shù)傳遞    4.4.6  遞歸  4.5  宏和條件匯編    4.5.1  宏    4.5.2  條件匯編  習(xí)題4第5章  處理器外部特性與輸入/輸出  5.1  處理器外部特性    5.1.1  8086的引腳功能    5.1.2  8086工作時序    5.1.3  兩種模式下系統(tǒng)的典型連接  5.2  I/O接口概述    5.2.1  I/O接口的功能    5.2.2  I/O接口的基本結(jié)構(gòu)    5.2.3  I/O端口的編址    5.2.4  I/O端口地址譯碼    5.2.5  基本輸入/輸出接口  5.3  處理器與外設(shè)的數(shù)據(jù)傳送方式    5.3.1  程序控制方式    5.3.2  中斷方式    5.3.3  直接存儲器訪問方式  習(xí)題5第6章  存儲器  6.1  多級存儲體系  6.2  半導(dǎo)體存儲器    6.2.1  半導(dǎo)體存儲器的分類    6.2.2  RAM的結(jié)構(gòu)    6.2.3  現(xiàn)代RAM  6.3  內(nèi)存儲器的組織    6.3.1  內(nèi)存儲器的結(jié)構(gòu)    6.3.2  存儲體的構(gòu)造    6.3.3  存儲器與CPU的連接  6.4  Cache    6.4.1  Cachff的基本原理    6.4.2  Cache的結(jié)構(gòu)    6.4.3  Cache的策略    6.4.4  Pentinum的Cache  習(xí)題6第7章  中斷與定時技術(shù)  7.1  中斷的基本概念    7.1.1  中斷    7.1.2  中斷源及中斷源識別    7.1.3  中斷優(yōu)先級    7.1.4  中斷嵌套    7.1.5  中斷處理過程  7.2  8086的中斷系統(tǒng)    7.2.1  8086中斷類型    7.2.2  中斷向量表    7.2.3  8086中斷響應(yīng)過程  7.3  可編程中斷控制器8259A    7.3.1  8259A的內(nèi)部結(jié)構(gòu)及引腳    7.3.2  8259A的工作方式    7.3.3  8259A的編程  7.4  8259A應(yīng)用舉例  7.5  硬件中斷服務(wù)程序的編寫  7.6  定時與計(jì)數(shù)技術(shù)    7.6.1  可編程定時/計(jì)數(shù)器8253/8254    7.6.2  8253/8254工作方式    7.6.3  8253/8254編程    7.6.4  8253/8254的應(yīng)用  習(xí)題7第8章  常用接口技術(shù)  8.1  可編程并行接口8255A    8.1.1  8255A的內(nèi)部結(jié)構(gòu)及引腳    8.1.2  8255A的控制字    8.1.3  8255A的工作方式    8.1.4  8255A的應(yīng)用  8.2  串行接口    8.2.1  串行通信基礎(chǔ)    8.2：2  串行接口標(biāo)準(zhǔn)    8.2.3  可編程串行通信接口Intel 8251  8.3  DMA傳輸    8.3.1  DMA傳輸過程    8.3.2  DMA控制器8237A    8.3.3  8237A應(yīng)用實(shí)例  8.4  數(shù)/模、模/數(shù)轉(zhuǎn)換    8.4.1  模擬輸入/輸出系統(tǒng)    8.4.2  數(shù)/模轉(zhuǎn)換器接口    8.4.3  模/數(shù)轉(zhuǎn)換器接口  習(xí)題8第9章  外部設(shè)備接口  9.1  概述  9.2  鍵盤    9.2.1  鍵盤接口    9.2.2  PC鍵盤及接口  9.3  打印機(jī)接口  9.4  顯示器    9.4.1  LED顯示器    9.4.2  CRT顯示器及接口    9.4.3  液晶顯示器  習(xí)題9第10章  總線  10.1  概述    10.1.1  總線的發(fā)展過程及分類    10.1.2  總線的傳送過程    10.1.3  總線控制方式    10.1.4  總線的性能參數(shù)  10.2  ISA總線  10.3  PCI總線    10.3.1  PCI體系的基本概念    10.3.2  PCI總線的特點(diǎn)    10.3.3  PCI總線信號定義    10.3.4  PcI總線事務(wù)  10.4  USB總線    10.4.1  概述    10.4.2  USB體系結(jié)構(gòu)    10.4.3  USB總線協(xié)議  習(xí)題10參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：   插圖：   8.2.3 可編程串行通信接口Intel 8251 Intel 8251A是可編程的串行通信接口芯片，它的主要特點(diǎn)如下： ①有兩種工作方式?？蓪?shí)現(xiàn)串行同步通信，也可實(shí)現(xiàn)串行異步通信。在同步方式下，波特率為0～64kBaud／s；在異步方式下，波特率為0～19.2kBaud／s。 ②同步方式下，每個字符可以用5、6、7或8位來表示?？刹捎脝瓮椒螂p同步符，同步符可由用戶自行設(shè)定。并且內(nèi)部能自動檢測同步字符，或由外部電路檢測同步符，從而實(shí)現(xiàn)同步。除此之外，8251A也允許同步方式下增加奇／偶校驗(yàn)位進(jìn)行校驗(yàn)。 ③異步方式下，每個字符也可以用5、6、7或8位來表示，用1位作為奇偶校驗(yàn)，可有1位、1.5位或2位停止位。時鐘頻率為傳輸波特率的1、16或64倍。并能自動檢測和處理終止字符。 ④全雙工的工作方式，其內(nèi)部提供具有雙緩沖器的發(fā)送器和接收器。 ⑤提供出錯檢測，具有奇偶、溢出和幀錯誤三種校驗(yàn)電路。 1.8251A的外部引腳 8251A共有28個引腳，采用雙列直插式封裝，各引腳的功能如下。 （1）面向CPU的連接信號 D7～D0：三態(tài)雙向數(shù)據(jù)線。 （RD）：讀信號線，輸入，低電平有效。 （WR）：寫信號線，輸入，低電平有效。 （CS）：片選信號線，輸入，低電平有效。 C／（D）：控N／數(shù)據(jù)端口選擇線，輸入，C／（D）為0時選擇數(shù)據(jù)端口；C／（D）為1時選擇控制端口?？梢钥闯?，8251A內(nèi)部占用兩個端口地址。 RESET：復(fù)位信號線，輸入，高電平有效，且高電平的寬度必須大于6個時鐘信號寬度。 TxRDY：發(fā)送器準(zhǔn)備好信號，輸出，高電平有效。當(dāng)發(fā)送保持寄存器為空，且允許發(fā)送（CTS）為低電平以及發(fā)送器允許發(fā)送時，TxRDY為高電平。CPU寫入一個字符后，TxRDY變?yōu)榈碗娖?。TxRDY可用作發(fā)送中斷請求信號。 TxEMPTY：發(fā)送器空，輸出，高電平有效。發(fā)送器空指的是發(fā)送移位寄存器空，此時，發(fā)送器處于空閑狀態(tài)。 RxRDY：接收器準(zhǔn)備好信號，輸出，高電平有效。接收器收到一個字符后RxRDY變?yōu)楦唠娖?，字符被CPU讀走后，又恢復(fù)為低電平。RxRDY可用作接收中斷請求信號。

編輯推薦

《高等學(xué)校工程創(chuàng)新型"十二五"規(guī)劃計(jì)算機(jī)教材:微機(jī)原理與接口技術(shù)》適合作為高等學(xué)校理工科各專業(yè)微機(jī)原理與接口技術(shù)教材，也是相關(guān)技術(shù)人員或愛好者的參考書。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    微機(jī)原理與接口技術(shù) PDF格式下載

---