EDA技術(shù)與實(shí)踐

內(nèi)容概要

本書從EDA(電子設(shè)計(jì)自動化)技術(shù)的應(yīng)用角度，簡明而系統(tǒng)地介紹了印制電路板設(shè)計(jì)和可編程邏輯器件的開發(fā)應(yīng)用技術(shù)。包括采用Protel
99 SE設(shè)計(jì)電路原理圖、設(shè)計(jì)印制電路板的過程，用MAX+plus
II開發(fā)PLD的原理圖輸入設(shè)計(jì)方法、波形輸入設(shè)計(jì)方法及VHDL程序的文本輸入設(shè)計(jì)方法。每章后面的思考與練習(xí)題，可用于復(fù)習(xí)總結(jié)。
本書根據(jù)實(shí)際電路設(shè)計(jì)過程安排教學(xué)內(nèi)容；例舉電路簡單，選用軟件成熟，取材和編排上由淺入深，循序漸進(jìn)；基礎(chǔ)技術(shù)內(nèi)容詳盡，方法步驟完整，實(shí)踐性強(qiáng)。
本書可作為高職高專電子信息、通信、自控和計(jì)算機(jī)專業(yè)的EDA技術(shù)教材，以及上述學(xué)科或相關(guān)學(xué)科工程技術(shù)人員的參考用書。

書籍目錄

第7章 印制電路板設(shè)計(jì)基礎(chǔ)
　任務(wù)一 認(rèn)識印制電路板
 1.1 印制電路板的基礎(chǔ)知識
 　1.1.1 印制電路板的功能
 　1.1.2 印制電路板的分類
 1.2 PCB板面的基本組成
 　1.2.1 導(dǎo)線及導(dǎo)線的尺寸
 　1.2.2 焊盤和過孔
 　1.2.3 助焊膜和阻焊膜
 　1.2.4 層
 　1.2.5 絲印層
 　1.2.6 金屬鍍(涂)覆層
 1.3 印制電路板設(shè)計(jì)的基本原則和要求
 　1.3.1 印制電路板的尺寸設(shè)計(jì)
 　1.3.2　布局要求
 　1.3.3 布線設(shè)計(jì)的基本原則
 1.4 印制電路板的制作工藝
 　1.4.1 減成法工藝
 　1.4.2 加成法工藝
 1.5 印制電路板的發(fā)展趨勢和設(shè)計(jì)流程
 　1.5.1 發(fā)展趨勢
 　1.5.2 軟件設(shè)計(jì)PCB流程
 1.6 Protel 99 SE軟件概述
 　1.6.1 Protel 99 SE的特點(diǎn)
 　1.6.2 Protel 99 SE的運(yùn)行環(huán)境
 　1.6.3 文檔文件的管理
 　1.6.4 電路設(shè)計(jì)的基本步驟
　本章小結(jié)
　思考與練習(xí)
第2章 設(shè)計(jì)電路原理圖
　任務(wù)一　繪制存儲器電路
　任務(wù)二　繪制CH6.8088層次電路原理圖
　任務(wù)三　檢查CH6.8088，報(bào)表獲取電路信息
　　2.1 原理圖設(shè)計(jì)系統(tǒng)
 2.1.1 打開原理圖編輯器
 2.1.2 編輯器的組成
 2.1.3 原理圖設(shè)計(jì)步驟
 2.1.4 繪圖工具
　　2.2 原理圖編輯器的環(huán)境設(shè)置
 　2.2.1 窗口設(shè)置
 　2.2.2 圖紙?jiān)O(shè)置
 　2.2.3 格點(diǎn)和光標(biāo)設(shè)置
　　2.3 在工作平面上放置元器件
 　2.3.1 加載元器件庫
　 2.3.2 放置元器件
　 2.3.3 元器件屬性的編輯
 　 2.3.4 元器件的選擇
　 2.3.5 元器件的位置調(diào)整
　 2.3.6 元器件的刪除、復(fù)制、粘貼
　 2.3.7 陣列式粘貼
　 2.3.8 整體變換
　　2.4 繪制電路原理圖
　 2.4.1 畫導(dǎo)線
　 2.4.2 畫總線
　 2.4.3 畫總線分支
　 2.4.4 放置電路節(jié)點(diǎn)
　 2.4.5 放置網(wǎng)絡(luò)標(biāo)號
　 2.4.6 放置電源與接地符號
　 2.4.7 制作電路的I／O接口
　　2.5 設(shè)計(jì)層次電路原理圖
 　2.5.1 層次電路基本概念
　 2.5.2 自上而下繪制層次電路圖
　 2.5.3 自下而上繪制層次電路圖
　　2.6 電氣規(guī)則檢查
 　2.6.1 電氣規(guī)則
　　　……
第3章　原理圖元器件庫編輯
第4章　同相比例運(yùn)算放大器的仿真實(shí)驗(yàn)
第5章　設(shè)計(jì)印制電路板
第6章　PCB封裝庫編輯
第7章　PLD開發(fā)流程與開發(fā)工具
第8章　VHDL程序設(shè)計(jì)基礎(chǔ)
第9章　數(shù)字系統(tǒng)設(shè)計(jì)
附錄　Protel 99 SE常用元器件封裝
參考文獻(xiàn)

章節(jié)摘錄

　　1.4.2加成法工藝　　在絕緣基材上，有選擇性地沉淀導(dǎo)電金屬而形成導(dǎo)電圖形的方法，因是把導(dǎo)電金屬加到基材上而獲得導(dǎo)電圖形的，故稱為加成法。加成法制造印制板的工藝可以分為3類?！　。?）全加成法：僅用化學(xué)沉銅方法形成導(dǎo)電圖形的加成法工藝。如對催化性層壓板基材，鉆孔-成像-增黏處理（負(fù)相）-化學(xué)鍍銅-去除抗蝕劑，加工成導(dǎo)電圖形的工藝，即全加成法。　?。?）半加成法：在絕緣基材表面上，用化學(xué)沉淀金屬，結(jié)合電鍍蝕刻形成導(dǎo)電圖形的加成法工藝。如對普通層壓板基材，鉆孔-催化處理和增黏處理-化學(xué)鍍銅-成像（電路抗蝕層）圖形電鍍圖（負(fù)相）-去除抗蝕劑-差分蝕刻加工成導(dǎo)電圖形的工藝，即半加成法?！　。?）部分加成法：在催化性覆銅層壓板上，采用加成法制造印制板的工藝。工藝流程為：成像（抗蝕劑）-蝕刻銅（正相）-去除抗蝕層-全板涂覆電鍍抗蝕劑-鉆孔-孔內(nèi)化學(xué)鍍銅一去除電鍍抗蝕劑，加工成導(dǎo)電圖形。該工藝的導(dǎo)電圖形敷銅走線部分是蝕刻形成的，孔壁導(dǎo)電層部分是電鍍加成的。　　與減成法相比，加成法具有如下優(yōu)點(diǎn)?！　。?）加成法工藝比減成法工藝的工序減少了大約1／3，簡化了生產(chǎn)工序，提高了生產(chǎn)效率，尤其避免了產(chǎn)品檔次越高，工序越復(fù)雜的惡性循環(huán)?！　。?）加成法工藝能達(dá)到齊平導(dǎo)線和齊平表面，從而能制造表貼等高精度印制板?！　。?）在加成法工藝中，由于孔壁和導(dǎo)線同時(shí)化學(xué)鍍銅，孔壁和板面上導(dǎo)電圖形的鍍銅層厚度均勻一致，提高了金屬化孔的可靠性，也能滿足高厚徑比印制板的小孔內(nèi)鍍的要求。　?。?）由于加成法避免了大量蝕刻銅以及由此帶來的大量蝕刻溶液的處理費(fèi)用，從長遠(yuǎn)利益考慮，大大降低了印制板生產(chǎn)成本?！　?hellip;…

圖書封面

評論、評分、閱讀與下載

---

    EDA技術(shù)與實(shí)踐 PDF格式下載

---