電子系統(tǒng)設(shè)計(jì)與實(shí)踐

內(nèi)容概要

　　《新坐標(biāo)大學(xué)本科電子信息類專業(yè)系列教材浙江省高等教育重點(diǎn)建設(shè)教材：電子系統(tǒng)設(shè)計(jì)與實(shí)踐》是浙江省高等教育重點(diǎn)建設(shè)立項(xiàng)教材。其內(nèi)容圍繞電子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法來安排。全書由四部分組成： 第一部分為模擬電子系統(tǒng)的設(shè)計(jì)與實(shí)踐，主要介紹放大電路和濾波器的設(shè)計(jì)原理和設(shè)計(jì)方法。第二部分為數(shù)字電子系統(tǒng)的設(shè)計(jì)與實(shí)踐，主要介紹CPLD/FPGA的結(jié)構(gòu)和原理、VHDL語言、EDA軟件的操作流程、“自頂向下”數(shù)字系統(tǒng)設(shè)計(jì)方法等。第三部分為基于單片機(jī)的電子系統(tǒng)設(shè)計(jì)與實(shí)踐，主要介紹三種典型的單片機(jī)應(yīng)用系統(tǒng)（串行總線單片機(jī)系統(tǒng)、并行總線單片機(jī)系統(tǒng)和SOC單片機(jī)系統(tǒng)）的設(shè)計(jì)方法。針對高速電子系統(tǒng)的設(shè)計(jì)要求，本部分內(nèi)容中還詳細(xì)論述了采用單片機(jī)與FPGA相結(jié)合的設(shè)計(jì)方法，給出了一些關(guān)鍵技術(shù)問題的解決方案。第四部分為綜合電子系統(tǒng)的設(shè)計(jì)與實(shí)踐，本部分內(nèi)容選取了兩個典型綜合電子系統(tǒng)——DDS信號發(fā)生器和數(shù)字化聲音存儲與回放，介紹了綜合電子系統(tǒng)設(shè)計(jì)過程?！　榱梭w現(xiàn)本教材的實(shí)踐性，書中對每一種典型電子系統(tǒng)都提供了實(shí)驗(yàn)板的設(shè)計(jì)方案、原理圖，各種電子系統(tǒng)設(shè)計(jì)時盡量采用當(dāng)前的主流芯片，書中介紹的硬件電路和軟件都經(jīng)過實(shí)際調(diào)試。　　《新坐標(biāo)大學(xué)本科電子信息類專業(yè)系列教材浙江省高等教育重點(diǎn)建設(shè)教材：電子系統(tǒng)設(shè)計(jì)與實(shí)踐》可作為高等院校電子信息類專業(yè)電子技術(shù)綜合提高型實(shí)驗(yàn)、大學(xué)生電子設(shè)計(jì)競賽賽前訓(xùn)練和大學(xué)生從事電子方面的課外科技創(chuàng)新等實(shí)踐環(huán)節(jié)的教材，也可作為工程設(shè)計(jì)人員的參考書。

書籍目錄

第一部分　模擬電子系統(tǒng)設(shè)計(jì)與實(shí)踐第1章　基于集成運(yùn)算放大器的放大電路設(shè)計(jì)1.1　運(yùn)算放大器的模型1.2　用集成運(yùn)算放大器構(gòu)成的典型放大電路1.3　集成運(yùn)算放大器的主要參數(shù)1.4　正確使用集成運(yùn)算放大器1.5　設(shè)計(jì)訓(xùn)練題第2章　模擬濾波器的設(shè)計(jì)2.1　模擬有源濾波器設(shè)計(jì)2.2　開關(guān)電容濾波器2.3　設(shè)計(jì)訓(xùn)練題第二部分　數(shù)字電子系統(tǒng)設(shè)計(jì)與實(shí)踐第3章　可編程邏輯器件的結(jié)構(gòu)和工作原理3.1概述3.2　簡單可編程邏輯器件的結(jié)構(gòu)和工作原理3.3　復(fù)雜可編程邏輯器件的結(jié)構(gòu)和工作原理第4章　硬件描述語言VHDL4.1　概述4.2　VHDL的語言要素4.3　VHDL程序的基本結(jié)構(gòu)4.4　VHDL程序的句法4.5　常用邏輯電路的VHDL描述4.6　學(xué)習(xí)VHDL應(yīng)注意的問題4.7　設(shè)計(jì)訓(xùn)練題第5章　MAX+plus Ⅱ使用指南5.1　概述5.2　設(shè)計(jì)文件的輸入5.3　設(shè)計(jì)項(xiàng)目的編譯5.4　設(shè)計(jì)項(xiàng)目的驗(yàn)證5.5　設(shè)計(jì)項(xiàng)目的處理第6章　基于EDA技術(shù)和可編程邏輯器件的數(shù)字系統(tǒng)設(shè)計(jì)6.1　概述6.2　4位數(shù)字頻率計(jì)的設(shè)計(jì)過程6.3　4位數(shù)字乘法器的設(shè)計(jì)過程6.4　數(shù)字系統(tǒng)的可測性設(shè)計(jì)6.5　設(shè)計(jì)訓(xùn)練題第7章　CPLD/FPGA的編程技術(shù)7.1　概述7.2　CPLD器件的在系統(tǒng)編程技術(shù)7.3　FPGA器件的在電路配置技術(shù)7.4　結(jié)束語第三部分　單片機(jī)電子系統(tǒng)設(shè)計(jì)與實(shí)踐第8章　AT89S52單片機(jī)的基本原理8.1概述8.2　AT89S52單片機(jī)的基本結(jié)構(gòu)8.3　AT89S52單片機(jī)的指令系統(tǒng)第9章　基于串行總線的單片機(jī)系統(tǒng)設(shè)計(jì)9.1　SPI和I2C串行總線接口9.2　鍵盤/顯示器串行擴(kuò)展技術(shù)9.3　E2PROM串行擴(kuò)展技術(shù)9.4　D/A和A/D轉(zhuǎn)換器串行擴(kuò)展技術(shù)9.5　串行總線單片機(jī)最小系統(tǒng)實(shí)驗(yàn)板9.6　可校時數(shù)字鐘設(shè)計(jì)9.7　設(shè)計(jì)訓(xùn)練題第10章　基于并行總線的單片機(jī)系統(tǒng)設(shè)計(jì)10.1　概述10.2　數(shù)據(jù)存儲器擴(kuò)展技術(shù)10.3　LCD顯示接口設(shè)計(jì)10.4　編碼式鍵盤接口設(shè)計(jì)10.5　單片機(jī)與FPGA接口設(shè)計(jì)10.6　并行總線單片機(jī)最小系統(tǒng)實(shí)驗(yàn)板10.7　高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)10.8　設(shè)計(jì)訓(xùn)練題第11章　單片機(jī)數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)11.1　異步串行通信系統(tǒng)設(shè)計(jì)11.2　CAN現(xiàn)場總線通信技術(shù)11.3　設(shè)計(jì)訓(xùn)練題第四部分　綜合電子系統(tǒng)設(shè)計(jì)與實(shí)踐第12章　DDS信號發(fā)生器設(shè)計(jì)12.1設(shè)計(jì)題目12.2　直接數(shù)字頻率合成原理12.3　實(shí)現(xiàn)DDS信號發(fā)生器的兩種技術(shù)方案12.4　DDS信號發(fā)生器主要技術(shù)參數(shù)的分　析與確定12.5　單片機(jī)子系統(tǒng)的軟硬件設(shè)計(jì)12.6　DDS子系統(tǒng)設(shè)計(jì)12.7　模擬子系統(tǒng)設(shè)計(jì)12.8　系統(tǒng)調(diào)試12.9　設(shè)計(jì)訓(xùn)練題第13章　數(shù)字化語音存儲與回放系統(tǒng)13.1　設(shè)計(jì)題目13.2　總體方案設(shè)計(jì)13.3　SOC單片機(jī)最小系統(tǒng)設(shè)計(jì)13.4　模擬子系統(tǒng)設(shè)計(jì)13.5　系統(tǒng)軟件設(shè)計(jì)13.6　改進(jìn)型DPCM和靜音壓縮算法13.7　C8051F單片機(jī)的集成開發(fā)環(huán)境簡介13.8　設(shè)計(jì)訓(xùn)練題參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    電子系統(tǒng)設(shè)計(jì)與實(shí)踐 PDF格式下載

---