Xilinx可編程邏輯器件設(shè)計(jì)技術(shù)詳解

前言

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，新電子產(chǎn)品上市周期的縮短，以及數(shù)字化處理技術(shù)的不斷提高，大規(guī)?？删幊踢壿嬈骷LD設(shè)計(jì)成為電子系統(tǒng)設(shè)計(jì)中一個(gè)重要的研究方向和應(yīng)用領(lǐng)域?？删幊踢壿嬈骷絹?lái)越廣泛地應(yīng)用在通信、消費(fèi)類、工業(yè)監(jiān)控和醫(yī)療、廣播、汽車(chē)、航空和軍用等領(lǐng)域。摩爾定律的持續(xù)有效使芯片密度和性能持續(xù)提升，同時(shí)也在開(kāi)發(fā)和生產(chǎn)復(fù)雜性方面帶來(lái)巨大挑戰(zhàn)。業(yè)內(nèi)人士認(rèn)為在發(fā)展傳統(tǒng)集成電路ASIC和專用標(biāo)準(zhǔn)器件ASSP的同時(shí)，下一代設(shè)計(jì)中會(huì)越來(lái)越多地使用以FPGA為代表的PLD器件。作為全球知名的可編程邏輯器件的生產(chǎn)廠商，Xilinx公司以其卓越的軟件和硬件產(chǎn)品性能，為中端和高端用戶提供了很好的解決方案，擁有世界上51％的PLD市場(chǎng)份額。作為基于：Xilinx產(chǎn)品進(jìn)行設(shè)計(jì)的工程技術(shù)人員，只有系統(tǒng)深入地掌握其產(chǎn)品的使用方法、設(shè)計(jì)技巧，才能很好地發(fā)揮出Xilinx產(chǎn)品的性能優(yōu)勢(shì)。作者結(jié)合多年從事.Xilinx可編程邏輯器件設(shè)計(jì)的經(jīng)驗(yàn)和方法，并在參考大量Xilin技術(shù)資料的基礎(chǔ)上編寫(xiě)了本書(shū)，目的是為基于Xilinx平臺(tái)完成電子系統(tǒng)設(shè)計(jì)的工程技術(shù)人員提供一本全面系統(tǒng)介紹其設(shè)計(jì)方法和關(guān)鍵技術(shù)的參考用書(shū)，使他們能系統(tǒng)深入地掌握這些技術(shù)，從而更好地從事設(shè)計(jì)工作。

內(nèi)容概要

本書(shū)系統(tǒng)、全面地介紹了基于Xilinx可編程邏輯器件設(shè)計(jì)的方法、理論和應(yīng)用。全書(shū)共分11章，內(nèi)容包括：可編程邏輯器件設(shè)計(jì)指南、可編程邏輯器件設(shè)計(jì)方法、VHDL高級(jí)設(shè)計(jì)技術(shù)、IP核設(shè)計(jì)技術(shù)、基于HDL的設(shè)計(jì)輸入、基于原理圖的設(shè)計(jì)輸入、設(shè)計(jì)綜合和行為仿真、設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真、設(shè)計(jì)下載、ChipScope Pro調(diào)試工具、PlanAhead工具及應(yīng)用。本書(shū)參考了大量的最新的設(shè)計(jì)資料，內(nèi)容新穎，理論與應(yīng)用并重，書(shū)中介紹了Xilinx可編程邏輯器件的許多關(guān)鍵設(shè)計(jì)方法和設(shè)計(jì)技術(shù)，將這些設(shè)計(jì)方法和設(shè)計(jì)技術(shù)的介紹有機(jī)地貫穿于完整的設(shè)計(jì)流程中?！　”緯?shū)可作為從事Xilinx可編程邏輯器件設(shè)計(jì)工程技術(shù)人員的參考用書(shū)，以及電子信息類專業(yè)本科高年級(jí)學(xué)生和研究生教學(xué)和科研用書(shū)，同時(shí)也可以作為Xilinx公司的培訓(xùn)教材。

書(shū)籍目錄

第1章　可編程邏輯器件設(shè)計(jì)流程導(dǎo)論	　1.1　設(shè)計(jì)流程概述	　1.2　設(shè)計(jì)輸入和綜合	　　1.2.1　層次化設(shè)計(jì)	　　1.2.2　原理圖輸入	　　1.2.3　HDL輸入和綜合	　1.3　設(shè)計(jì)實(shí)現(xiàn)	　1.4　設(shè)計(jì)驗(yàn)證	　　1.4.1　仿真	　　1.4.2　靜態(tài)時(shí)序分析	　　1.4.3　電路驗(yàn)證	　1.5　FPGA設(shè)計(jì)技巧概論	第2章　可編程邏輯器件設(shè)計(jì)方法	　2.1  可編程邏輯器件基礎(chǔ)	　　2.1.1  可編程邏輯器件概述	　　2.1.2  可編程邏輯器件的發(fā)展歷史	　2.2  PLD芯片制造工藝	　2.3  PLD芯片結(jié)構(gòu)	　　2.3.1  CPLD原理及結(jié)構(gòu)	　　2.3.2  FPGA原理及結(jié)構(gòu)	　　2.3.3  CPLD和FPGA比較	　　2.3.4  PLD選擇原則	　2.4  Xilinx公司芯片簡(jiǎn)介	　　2.4.1  Xilinx CPLD芯片介紹	　　2.4.2  Xilinx FPGA芯片介紹	　　2.4.3  Xilinx PROM芯片介紹	第3章　VHDL高級(jí)設(shè)計(jì)技術(shù)	　3.1  層次化設(shè)計(jì)	　　3.1.1  層次化設(shè)計(jì)的優(yōu)缺點(diǎn)	　　3.1.2  在分層設(shè)計(jì)中使用綜合工具	　3.2  數(shù)據(jù)類型選擇	　　3.2.1  使用Std_logic（IEEE 1164）	　　3.2.2  聲明端口	　　3.2.3  端口聲明中的數(shù)組	　3.3  混合語(yǔ)言設(shè)計(jì)	　3.4  if和case語(yǔ)句比較	　　3.4.1  if語(yǔ)句設(shè)計(jì)描述	　　3.4.2  case語(yǔ)句設(shè)計(jì)描述	　　3.4.3  避免出現(xiàn)鎖存器	　3.5  邏輯結(jié)構(gòu)設(shè)計(jì)	　3.6  邏輯復(fù)制和復(fù)用技術(shù)	　　3.6.1  邏輯復(fù)制技術(shù)	　　3.6.2  邏輯復(fù)用（共享）技術(shù)	　3.7  控制信號(hào)	　　3.7.1  全局置位/復(fù)位（GSR）	　　3.7.2  使用時(shí)鐘使能引腳代替門(mén)控時(shí)鐘	　3.8  寄存器、鎖存器、移位寄存器和RAMs的初始狀態(tài)	　3.9  有限自動(dòng)狀態(tài)機(jī)設(shè)計(jì)	　　3.9.1  有限狀態(tài)機(jī)原理	　　3.9.2  有限狀態(tài)機(jī)分類	　　3.9.3  有限狀態(tài)機(jī)設(shè)計(jì)	　3.10  例化元件和FPGA原語(yǔ)	　　3.10.1  例化FPGA原語(yǔ)	　　3.10.2  例化核生成器模塊	　3.11  屬性和約束	　3.12  全局時(shí)鐘緩沖	　3.13  高級(jí)時(shí)鐘管理	　3.14  專用的全局置位/復(fù)位資源	　3.15  隱含編碼	　3.16  輸入和輸出的實(shí)現(xiàn)	　3.17  IOB寄存器和鎖存器	　3.18  實(shí)現(xiàn)操作符及產(chǎn)生模塊	　　3.18.1  DSP48中運(yùn)算符實(shí)現(xiàn)和模型生成（Virtex-4和Virtex-5器件）	　　3.18.2  在乘法器中操作符實(shí)現(xiàn)和模型生成	　　3.18.3  計(jì)數(shù)器中操作符實(shí)現(xiàn)和模型生成	　　3.18.4  比較器中操作符實(shí)現(xiàn)和模型生成	　　3.18.5  編碼器和解碼器中操作符實(shí)現(xiàn)和模型生成	　3.19  存儲(chǔ)器實(shí)現(xiàn)	　　3.19.1  塊RAM實(shí)現(xiàn)	　　3.19.2  例化塊SelectRAM的編碼實(shí)例	　　3.19.3  推斷塊SelectRAM	　　3.19.4  Virtex-4和Virtex-5中的塊SelectRAM	　　3.19.5  實(shí)現(xiàn)分布式SelectRAM	　　3.19.6  實(shí)現(xiàn)ROMs	　　3.19.7  實(shí)現(xiàn)FIFOs	　3.20  實(shí)現(xiàn)移位寄存器	　　3.20.1  通用移位寄存器	　　3.20.2  實(shí)現(xiàn)線性反饋移位寄存器（LFSRs）	　3.21  實(shí)現(xiàn)多路復(fù)用器	　3.22  并行和流水線技術(shù)	　　3.22.1  并行設(shè)計(jì)技術(shù)	　　3.22.2  流水線設(shè)計(jì)技術(shù)	　3.23  同步和異步單元處理技術(shù)	　　3.23.1  同步單元處理技術(shù)	　　3.23.2  異步單元處理技術(shù)	第4章　IP核設(shè)計(jì)技術(shù)	第5章　基于HDL的設(shè)計(jì)輸入	第6章　基于原理圖的設(shè)計(jì)輸入	第7章　設(shè)計(jì)綜合和行為仿真	第8章　設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真	第9章　設(shè)計(jì)下載	第10章　ChipScope Pro調(diào)試工具	第11章　PlanAhead工具及應(yīng)用

章節(jié)摘錄

插圖：作為最后的測(cè)試，可以驗(yàn)證設(shè)計(jì)在目標(biāo)應(yīng)用中的表現(xiàn)。在典型運(yùn)行條件下，電路驗(yàn)證來(lái)驗(yàn)證測(cè)試電路。因?yàn)閄ilinx芯片可以重復(fù)地編程，所以可以輕松地加載不同設(shè)計(jì)到芯片并用內(nèi)部電路測(cè)試。為了在電路上驗(yàn)證設(shè)計(jì)，可用ParallelCableIV或MultiPRO電纜將設(shè)計(jì)比特流下載到芯片。在FPGA編輯器內(nèi)的Xilinx探針功能提供實(shí)時(shí)調(diào)試能力，這樣能一次分析幾個(gè)信號(hào)。通過(guò)使用探針，設(shè)計(jì)人員不用對(duì)設(shè)計(jì)重新布局和布線，就能很快地識(shí)別任何內(nèi)部信號(hào)并通過(guò)可用I／O引腳將其連接。然后使用普通的實(shí)驗(yàn)測(cè)試設(shè)備，例如邏輯／狀態(tài)分析儀和示波器，就能監(jiān)測(cè)信號(hào)的實(shí)時(shí)活動(dòng)。開(kāi)發(fā)ChipScope工具是協(xié)助工程師在PCB板級(jí)上進(jìn)行工作。實(shí)際上，ChipScopeILA將邏輯分析儀核嵌入到設(shè)計(jì)中。在FPGA中，這些邏輯內(nèi)核允許用戶查看所有的內(nèi)部信號(hào)和節(jié)點(diǎn)。ChipScopeILA支持用戶選擇從1-256個(gè)數(shù)據(jù)通道。在Virtex.II中，采樣深度的緩沖區(qū)范圍從256－16384。觸發(fā)器是實(shí)時(shí)可變的，但不會(huì)影響用戶的邏輯或者要求重新編譯用戶的設(shè)計(jì)。XilinxFPGA結(jié)構(gòu)最適合同步設(shè)計(jì)。嚴(yán)格同步設(shè)計(jì)要確保所有的寄存器在同一個(gè)沒(méi)有抖動(dòng)的基準(zhǔn)時(shí)間下驅(qū)動(dòng)。這部分介紹了一些高性能同步設(shè)計(jì)的方法。有關(guān)設(shè)計(jì)大小（占用資源的數(shù)目）和性能的信息能幫助設(shè)計(jì)者優(yōu)化設(shè)計(jì)。當(dāng)對(duì)設(shè)計(jì)進(jìn)行布局布線的時(shí)候，所產(chǎn)生的報(bào)告文件列出了可用的CLB、IOB的數(shù)量，以及其他芯片資源。使用MAP程序處理設(shè)計(jì)能獲得第一個(gè)通過(guò)的評(píng)估。

編輯推薦

《Xilinx可編程邏輯器件設(shè)計(jì)技術(shù)詳解》由清華大學(xué)出版社出版。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    Xilinx可編程邏輯器件設(shè)計(jì)技術(shù)詳解 PDF格式下載

---