CMOS超大規(guī)模集成電路設計

內(nèi)容概要

　　這本關于CMOS
VLSI設計的暢銷圖書經(jīng)過全面修訂，囊括了在芯片上設計復雜與高性能CMOS系統(tǒng)的大量先進技術。本書覆蓋了從數(shù)字系統(tǒng)一級到電路一級的CMOS設計方法，其中既介紹了一些基本原理，也介紹了許多很好的設計經(jīng)驗。
　　Neil H．E．Weste和新的合著者David
Harris利用他們豐富的業(yè)界實踐經(jīng)驗與教學經(jīng)驗對先進的芯片設計方法進行了介紹。本書作者曾經(jīng)在Intel、Cisco和Bell實驗室工作過，作者通過共享他們在這一專業(yè)領域的經(jīng)驗，從實用的角度闡述了有關CMOS
VLSI設計的內(nèi)容。

書籍目錄

譯者序
前言
第1章 概論
　1.1 集成電路的短暫歷程
　1.2 本書提要
　1.3 MOS晶體管
　1.4 CMOS邏輯
　1.5 CMOS的制作和版圖設計
　1.6 設計劃分
　1.7 設計實例：一個簡單的MIPS微處理器
　1.8 邏輯設計
　1.9 電路設計
　1.10 物理設計
　1.11 設計驗證
　1.12 制造、封裝和測試
　本章小結
　習題
第2章 MOS晶體管理論
　2.1 引言
　2.2 理想的I-V特性
　2.3 C-V特性
　2.4 非線性I-V效應
　2.5 直流傳輸特性
　2.6 開關級RC延遲模型
　2.7 常見誤區(qū)
　本章小結
　習題
第3章 CMOS工藝技術
　3.1 引言
　3.2 CMOS技術
　3.3 版圖設計規(guī)則
　3.4 CMOS工藝增強技術
　3.5 與工藝相關的CAD問題
　3.6 有關制造問題
　3.7 常見誤區(qū)
　3.8 歷史透視
　本章小結
　習題
第4章 電路表征及性能評價
　4.1 引言
　4.2 延遲估算
　4.3 邏輯功效與晶體管縮放
　4.4 功耗
　4.5 互連
　4.6 布線工程
　4.7 設計容限
　4.8 可靠性
　4.9 按比例縮小
　4.10 常見誤區(qū)
　4.11 歷史透視
　本章小結
　習題
第5章 電路模擬
　5.1 概述
　5.2 SPICE模擬器簡介
　5.3 器件模型
　5.4 描述器件特性
　5.5 電路特性的表征
　5.6 互連模擬
　5.7 常見誤區(qū)
　本章小結
　習題
第6章 組合電路設計
　6.1 引言
　6.2 電路系列
　6.3 電路缺陷
　6.4 其他電路系列
　6.5 低功耗邏輯設計
　6.6 各種電路系列的比較
　6.7 SOI電路設計
　6.8 常見誤區(qū)
　6.9 歷史透視
　本章小結
　習題
第7章 時序電路設計
　7.1 引言
　……
第8章 設計方法學和工具
第9章 測試和驗證
第10章 數(shù)據(jù)通路子系統(tǒng)
第11章 陣列子系統(tǒng)
第12章 專用子系統(tǒng)
附錄A Verilog
附錄B VHDL

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    CMOS超大規(guī)模集成電路設計 PDF格式下載

---