基于EDA技術(shù)的計算機(jī)組成原理實(shí)驗(yàn)

前言

“計算機(jī)組成原理實(shí)驗(yàn)”是一門重要的專業(yè)基礎(chǔ)實(shí)驗(yàn)課。設(shè)立該課程的目的是讓學(xué)生通過實(shí)驗(yàn)環(huán)節(jié)，設(shè)計、實(shí)驗(yàn)、調(diào)試出一臺簡單的教學(xué)型模型機(jī)(CPU)，從而掌握計算機(jī)組成部件的工作原理，建立整機(jī)概念。讓學(xué)生通過實(shí)驗(yàn)來學(xué)習(xí)理論知識，使其自主獲取知識，有效地提高學(xué)生綜合分析問題和解決問題的能力。  在學(xué)院適應(yīng)信息科學(xué)與技術(shù)人才培養(yǎng)的實(shí)驗(yàn)體系思想指導(dǎo)下，圍繞創(chuàng)建科學(xué)創(chuàng)新與技術(shù)創(chuàng)新的基本環(huán)境，培養(yǎng)具有創(chuàng)新與設(shè)計基本能力的高素質(zhì)人才為目的和定位，1999年我們引入現(xiàn)代EDA技術(shù)，經(jīng)過7年的實(shí)踐摸索，成功研發(fā)出兩套簡捷適用的EDA教學(xué)實(shí)驗(yàn)臺，并在此平臺上開發(fā)出一套完整的計算機(jī)組成原理實(shí)驗(yàn)。該套實(shí)驗(yàn)可以設(shè)計、實(shí)現(xiàn)與驗(yàn)證計算機(jī)的五大功能部件，實(shí)現(xiàn)了指令的調(diào)度等先進(jìn)技術(shù)的驗(yàn)證和性能分析實(shí)驗(yàn)。  

內(nèi)容概要

　　本書是計算機(jī)組成原理實(shí)驗(yàn)教材，指導(dǎo)學(xué)生完成計算機(jī)組成原理的一系列實(shí)驗(yàn)，包括CPU的設(shè)計與實(shí)現(xiàn)，共分三編。上編：實(shí)驗(yàn)軟、硬件環(huán)境介紹（MAX+PLUSⅡ，QUARTUSⅡ，基于EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計開發(fā)平臺DDA-I，DDA-Ⅲ以及測試工具邏輯分析儀）；中編：主要介紹以一個模型機(jī)為基礎(chǔ)，采用最新的EDA技術(shù)，利用湖南大學(xué)計算機(jī)與通信學(xué)院老師研制的數(shù)字系統(tǒng)設(shè)計平臺開發(fā)的17個計算機(jī)組成原理實(shí)驗(yàn)。其中模型機(jī)CPU的設(shè)計與實(shí)現(xiàn)采用了微程序控制（直接給出控制信號、垂直微代碼）、硬聯(lián)線、硬件描述語言等四種方法。下編：計算機(jī)組成原理課程設(shè)計?！　〈颂讓?shí)驗(yàn)的安排由淺入深，相對完整，且移植性強(qiáng)，稍做改動就能用于其他的EDA開發(fā)環(huán)境和實(shí)驗(yàn)平臺。該教材適合于大學(xué)本科的計算機(jī)、電子、通信、信息等專業(yè)實(shí)踐環(huán)節(jié)的教學(xué)。

書籍目錄

上編：實(shí)驗(yàn)環(huán)境簡介　1 ALTERA開發(fā)系統(tǒng)MAX+PLUSⅡ基本操作　2 QUARTUSⅡ開發(fā)軟件快速入門 　3 實(shí)驗(yàn)平臺DDA-I介紹　4 DDA-Ⅲ實(shí)驗(yàn)平臺簡介　5 測試工具邏輯分析儀概述中編：實(shí)驗(yàn)　實(shí)驗(yàn)1 總線數(shù)據(jù)傳輸實(shí)驗(yàn)　　附1 總線概述　實(shí)驗(yàn)2 十進(jìn)制加法單元實(shí)驗(yàn)　實(shí)驗(yàn)3 八位運(yùn)算器組成實(shí)驗(yàn)（一） 　實(shí)驗(yàn)4 八位運(yùn)算器的復(fù)合運(yùn)算實(shí)驗(yàn)（二）　實(shí)驗(yàn)5 快速進(jìn)位鏈實(shí)驗(yàn)　實(shí)驗(yàn)6 可變換多種結(jié)構(gòu)的運(yùn)算器實(shí)驗(yàn)　　附2 運(yùn)算器概述　實(shí)驗(yàn)7 存儲器實(shí)驗(yàn)　實(shí)驗(yàn)8 存儲器部件實(shí)驗(yàn)　實(shí)驗(yàn)9 雙端口存儲器實(shí)驗(yàn)　　附3 存儲器概述　實(shí)驗(yàn)10 數(shù)據(jù)通路實(shí)驗(yàn)　　附4 數(shù)據(jù)通路概述　實(shí)驗(yàn)11 時序電路的組成與控制原理實(shí)驗(yàn)　　附5 時序電路概述　實(shí)驗(yàn)12 微程序控制器實(shí)驗(yàn)　實(shí)驗(yàn)13 模型機(jī)組成與程序運(yùn)行實(shí)驗(yàn)　實(shí)驗(yàn)14 硬布線控制器實(shí)驗(yàn)　實(shí)驗(yàn)15 簡單CPU的邏輯設(shè)計——硬布線方法實(shí)現(xiàn)　實(shí)驗(yàn)16 簡單CPU的邏輯設(shè)計——硬件描述語言法實(shí)現(xiàn)　實(shí)驗(yàn)17 簡單CPU的邏輯設(shè)計——微序列的垂直代碼法實(shí)現(xiàn)　　附6 控制器概述及CPU的實(shí)現(xiàn)下編：課程設(shè)計　課程設(shè)計I 一臺模型機(jī)的設(shè)計　課程設(shè)計Ⅱ 流水型微程序控制器的CPU設(shè)計與調(diào)試參考文獻(xiàn)

章節(jié)摘錄

1 ALTERA開發(fā)系統(tǒng)MAX+PLUSⅡ基本操作  1.1 MAX+PLUSⅡ 概述  MAX+PLUSⅡ是Altera公司在Windows環(huán)境下開發(fā)的一個完全集成化、易學(xué)易用的可編程邏輯設(shè)計的軟件平臺。其界面友好、集成化程度高。本章以MAX+PLUSⅡ10.1為例，講解該軟件的基本使用。  1.1.1 MAX+PLUSⅡ10.1的功能  (1)支持的器件。所支持的器件有：FLEX10K．FLEX8000，F(xiàn)LEX6000，MAX900，MAX7000系列(含MAX7000A, MAX7000AE, MAXT000B, MAX7000S, MAX7000E), MAXS000，MAX3000A系列和Classie系列。  (2)設(shè)計輸入。常用的設(shè)計輸入的方法有：通過MAX+PLUSⅡ圖形編輯器創(chuàng)建圖形設(shè)計文件（.gdf）；通過MAX+PIUSⅡ文本編輯器，使用AHDI。語言創(chuàng)建文本設(shè)計文件(.tdf)；使用VHDL語言創(chuàng)建文本設(shè)計文件(.vhd)；使用Verilog HDI，語言創(chuàng)建文本設(shè)計文件(.v)；還可以通過MAX+PIUSⅡ波形編輯器創(chuàng)建波形設(shè)計文件(.wdf)等。  (3)設(shè)計編輯。通過MAX+PLUSⅡ編譯器完成，可檢查項目是否有錯，并對項目進(jìn)行邏輯綜合，然后配監(jiān)到一個ALTERA器件中，同時產(chǎn)生報告文件、編程文件和用于時間仿真的輸出文件。  (4)設(shè)汁驗(yàn)證。通過MAX+PLUSⅡ的定時分析器進(jìn)行時序分析、功能仿真、時序仿真和波形分析生成一些標(biāo)準(zhǔn)文件為其他EDA工具使用。  

圖書封面

評論、評分、閱讀與下載

---

    基于EDA技術(shù)的計算機(jī)組成原理實(shí)驗(yàn) PDF格式下載

---