EDA技術(shù)項目化教程

內(nèi)容概要

本教材基于生產(chǎn)實際和崗位能力需求，重構(gòu)傳統(tǒng)知識體系，融入最新eda技術(shù)發(fā)展，按照完整性、趣味性、擴展性和適應性的原則，選擇流行消費類電子產(chǎn)品為主要載體，構(gòu)建了六個學習情境。情境1訓練學生掌握基本的eda概念，開發(fā)流程和eda開發(fā)軟件的使用：情境2訓練學生利用quartus ⅱ進行原理圖設計的基本能力—，掌握原理圖層次化方法和原理圖中的lpm：情境3訓練學生基本的vhdl程序設計能力，掌握vhdl程序結(jié)構(gòu)和vhdl并行語句與順序語句；情境4訓練學生復雜vhdl程序設計能力，掌握vhdl層次化設計和vhdl中的lpm；情境5訓練學生掌握原理圖、文本輸入混合設計方法，進一步提高其復雜系統(tǒng)設計能力；情境6訓練學生基于fpga的sopc設計初步能力，掌握sopc設計基本流程和方法，初步了解altera niosⅱ cpu核的定制方法，學習niosⅱ eds 8．1的使用方法和應用程序設計方法?！　”緯晒└呗氃盒ｋ娮宇?、通信類等專業(yè)的學生作為教材使用，也可作為電子行業(yè)的工程技術(shù)人員的參考用書。

書籍目錄

情境1 10分鐘學會fpga設計 情境1任務單 實施步驟 準備工作 軟件設計與仿真 相關(guān)知識 1.1 eda技術(shù)概述 1.1.1 eda技術(shù)基本概念 1.1.2 eda技術(shù)的主要特征 1.1.3 eda技術(shù)發(fā)展歷程 1.1.4 eda技術(shù)主要內(nèi)容 1.2 可編程邏輯器件 1.2.1 基于乘積項（product-term）的pld結(jié)構(gòu) 1.2.2 乘積項結(jié)構(gòu)pld的邏輯實現(xiàn)原理 1.2.3 查找表（look-up-table）的原理與結(jié)構(gòu) 1.2.4 基于查找表（lut）的fpga的結(jié)構(gòu) 1.2.5 查找表結(jié)構(gòu)的fpga邏輯實現(xiàn)原理 1.2.6 其他類型的fpga和pld 1.3 基于cpld/fpga的eda設計流程 1.3.1 cpld/fpga的工程設計流程 1.3.2 源程序的編輯和編譯 1.3.3 邏輯綜合和優(yōu)化 1.3.4 目標器件的布線/適配 1.3.5 目標器件的編程/下載 1.3.6 設計過程中的有關(guān)仿真 1.3.7 硬件仿真/硬件測試 1.4 基于cpld/fpga的常用eda工具 1.4.1 altera eda軟件工具quartusⅱ簡介 1.4.2 其他cpld/fpga的常用eda工具 1.5 硬件描述語言 1.5.1 常用硬件描述語言對比 1.5.2 vhdl 評價與總結(jié) 情境2 quartusⅱ原理圖輸入法 情境2任務單 實施步驟 相關(guān)知識 2.1 quartusⅱ原理圖輸入法 2.2 quartusⅱ原理圖輸入法中的lpm函數(shù) 2.3 quartusⅱ原理圖輸入法中的層次化設計 評價與總結(jié) 情境3 簡易電子琴 情境3任務單 實施步驟 相關(guān)知識 3.1 vhdl程序的語言要素 3.1.1 vhdl文字規(guī)則 3.1.2 vhdl數(shù)據(jù)對象 3.1.3 vhdl數(shù)據(jù)類型 3.1.4 vhdl運算操作符 3.2 vhdl順序語句 3.2.1 等待語句和斷言語句 3.2.2 賦值語句 3.2.3 轉(zhuǎn)向控制語句 3.2.4 子程序調(diào)用語句 3.2.5 返回語句（return） 3.2.6 空操作語句（null） 3.3 vhdl并行語句 3.3.1 進程語句 3.3.2 塊語句 3.3.3 并行信號賦值語句 3.3.4 并行過程調(diào)用語句 3.3.5 元件例化語句 3.3.6 生成語句 相關(guān)的音樂知識 評價與總結(jié) 情境4 乒乓球游戲機 情境4任務單 實施步驟 相關(guān)知識 4.1 通過端口和參數(shù)定義例化lpm 4.2 通過megawizardplug-in manager 例化lpm 評價與總結(jié) 情境5 數(shù)字鐘 情境5任務單 實施步驟 相關(guān)知識 5.1 vhdl層次化文件設計 5.2 狀態(tài)機的vhdl設計 5.2.1 狀態(tài)機的基本結(jié)構(gòu)和功能 5.2.2 一般狀態(tài)機的vhdl設計 5.2.3 moore狀態(tài)機的vhdl設計 5.2.4 mealy狀態(tài)機的vhdl設計 評價與總結(jié) 情境6 sopc設計基礎(chǔ) 情景6任務單 實施步驟 相關(guān)知識 6.1 sopc及其技術(shù) 6.1.1 基于fpga嵌入ip硬核的sopc系統(tǒng) 6.1.2 基于fpga嵌入ip軟核的sopc系統(tǒng) 6.1.3 基于hardcopy技術(shù)的sopc系統(tǒng) 6.2 niosⅱ軟核處理器 6.2.1 niosⅱ軟核處理器簡介 6.2.2 可配置嵌入式軟核處理器的優(yōu)勢 6.3 sopc開發(fā)流程 6.3.1 硬件開發(fā) 6.3.2 軟件開發(fā) 6.3.3 sopc基本開發(fā)流程簡介 評價與總結(jié) 參考文獻

章節(jié)摘錄

插圖：電路的輸出有：一路一線是樂音信號輸出，用來驅(qū)動外接喇叭或蜂鳴器播放音樂：一路四線用來驅(qū)動外接的數(shù)碼管，顯示播放的音符簡譜符號；一路一線用來驅(qū)動外接的一個LED，播放高音時發(fā)光。音樂電路是模仿人歌唱的電路，故可用人歌唱作為原型來分析設計本任務的總體方案。.人通過聲帶振動發(fā)出聲音，聲帶振動頻率不同發(fā)出不同聲音。故在用數(shù)字電路來模仿時，用一個控制電路，實現(xiàn)聲帶振動功能，控制音符信號的產(chǎn)生；用一個電路把音符信號轉(zhuǎn)換為可控分頻模塊可用的分頻系數(shù)；可控分頻電路在分頻系數(shù)作用下產(chǎn)生不同頻率信號來驅(qū)動外接喇叭或蜂鳴器播放音樂?？刂齐娐纺K根據(jù)歌譜控制可控分頻電路模塊按照一定節(jié)拍在不同時間發(fā)出不同的樂音。而控制電路模塊應該分為兩個子模塊，一個用于產(chǎn)生節(jié)拍，稱節(jié)拍產(chǎn)生模塊；另一個用于根據(jù)歌譜控制可控分頻電路模塊在不同時間發(fā)出不同的樂音，稱音符產(chǎn)生模塊。音樂電路是連續(xù)循環(huán)播放的，故控制電路模塊的核心部分——節(jié)拍產(chǎn)生模塊是一個計數(shù)器，每個狀態(tài)持續(xù)的時間是需播放的所有音的音長的最小公因數(shù)，比如是一個十六分音符時值，具體時間長度應根據(jù)需播放的歌曲而定。這樣，每個音符持續(xù)的時間是每個狀態(tài)持續(xù)的時間的整數(shù)倍，故占據(jù)整數(shù)倍個狀態(tài)。具體占據(jù)狀態(tài)的個數(shù)要根據(jù)每個音的音長來決定。

編輯推薦

《EDA技術(shù)項目化教程》：任務驅(qū)動行動導向工學結(jié)合學生主體過程考核國家示范性高職院校建設項目成果

圖書封面

評論、評分、閱讀與下載

---

    EDA技術(shù)項目化教程 PDF格式下載

---