數(shù)字邏輯基礎(chǔ)與VHDL設(shè)計(jì)

前言

讀完本書，我的第一印象就是“數(shù)字邏輯基礎(chǔ)+數(shù)字電路設(shè)計(jì)示例+150多段實(shí)用的VHDL代碼+Quartus II CAD教程+VHDL語言參考手冊”有機(jī)結(jié)合的智慧結(jié)晶！回想起自己在數(shù)字邏輯行業(yè)起步時(shí)摸爬滾打的悠悠歲月，不由得感嘆：要是當(dāng)時(shí)能有這么全面的一本中文書籍可以參考，那該有多好。為什么說這本書好呢？在譯者看來，至少有以下4點(diǎn)原因：基礎(chǔ)知識通俗易懂。第l～7章介紹了學(xué)習(xí)數(shù)字電路必備的基本知識，包括數(shù)字電路設(shè)計(jì)流程、邏輯電路基礎(chǔ)、電子學(xué)基礎(chǔ)、電路綜合、算術(shù)運(yùn)算電路、編碼器、譯碼器、多路復(fù)用器，以及存儲元件等。盡管在大學(xué)的數(shù)字邏輯專業(yè)課本上，基本上都能找到相應(yīng)的知識點(diǎn)，但是，本書是譯者迄今為止見過的最通俗易懂、最全面的教材。進(jìn)階知識非常實(shí)用。第8～12章介紹了實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)的方方面面，包括同步時(shí)序電路、異步時(shí)序電路、電路測試、完整的CAD電路設(shè)計(jì)流程等。很多教材雖然涉及實(shí)際電路設(shè)計(jì)，但是原理分析不夠通俗易懂。本書以淺易易懂的方式介紹了數(shù)字電路設(shè)計(jì)的相關(guān)方法。兼顧教學(xué)與實(shí)踐。本書不僅適合教學(xué)，還適于工程實(shí)踐入門。每章課后習(xí)題都配有參考答案；每章都配有參考文獻(xiàn)；附錄B～D（參見光盤）給出了Quartus II CAD工具的入門教程，非常適合讀者自學(xué)并完成上機(jī)實(shí)驗(yàn)；全書共有150多段VHDL代碼，附錄A（參見光盤）還給出了VHDL語言參考手冊。專家級的作者。本書的兩位作者都是電氣工程專業(yè)的博士；更為重要的是，兩位都有豐富的實(shí)踐經(jīng)驗(yàn)；其中一位是Altera大學(xué)計(jì)劃的主任，另一位則是資深教員。他們編寫出來的教材確實(shí)很實(shí)用。

內(nèi)容概要

　　《數(shù)字邏輯基礎(chǔ)與vhdl設(shè)計(jì)（第3版）》側(cè)重于現(xiàn)代數(shù)字邏輯電路設(shè)計(jì)的教學(xué)。書中不僅說明了傳統(tǒng)的電路設(shè)計(jì)方法，便于讀者理解；還深入介紹了電路設(shè)計(jì)自動(dòng)化技術(shù)，便于讀者實(shí)踐。基于比較簡單的邏輯電路，書中首先介紹了基本概念，說明傳統(tǒng)的手動(dòng)方法與基于cad工具的現(xiàn)代方法。在建立了基本概念之后，書中使用cad工具設(shè)計(jì)更加復(fù)雜的實(shí)際電路。　　包含大量詳細(xì)的示例，從只包含若干基本邏輯元件的電路到數(shù)字系統(tǒng)（如簡單。的處理器）?！　∩钊虢榻B了現(xiàn)代數(shù)字電路技術(shù)，重點(diǎn)介紹了可編程邏輯器件（pld），包括cpld和fpga。　　全書的設(shè)計(jì)方法均使用ieee標(biāo)準(zhǔn)的vhdl語言。全書采用循序漸進(jìn)的方式介紹vhdl語言，便于初學(xué)者理解?！　‰S書附贈光盤包含altera公司的quartus ii cad軟件和一系列循序漸進(jìn)的教程；此外，光盤還包含了書中使用的所有vhdl示例。

作者簡介

作者：（加拿大）布朗（Stephen Brown） （加拿大）弗拉內(nèi)希奇（Zvonko Vranesic）Stephen Brown，擁有多倫多大學(xué)電氣工程專業(yè)的博士學(xué)位，目前是多倫多大學(xué)電氣與計(jì)算機(jī)工程學(xué)院的教授。他還是Altera公司多倫多技術(shù)中心(該中心在CAD軟件和FPGA體系結(jié)構(gòu)研發(fā)方面處于世界領(lǐng)先水平)的架構(gòu)師和Altera大學(xué)計(jì)劃的主任。他已經(jīng)參與撰寫了60多篇科學(xué)研究論文以及兩本教科書——Fundamentals of Dital Logic with Veritog Design，2nd Edition和Field-Programmable Gate Arrays。ZvonkoVranesic，獲得多倫多大學(xué)電氣工程專業(yè)的博士學(xué)位。他目前是多倫多大學(xué)電氣與計(jì)算機(jī)工程學(xué)院的。

書籍目錄

第1章 電路設(shè)計(jì)概述1.1數(shù)字硬件1.2設(shè)計(jì)流程1.3數(shù)寧硬件設(shè)計(jì)1.4本書涵蓋的邏輯電路設(shè)計(jì)1.5理論與實(shí)踐1.6進(jìn)制數(shù)參考文獻(xiàn)第2章 邏輯電路簡介2.1變量和函數(shù)2.2反相2.3真值表2.4邏輯門電路和網(wǎng)絡(luò)2.5布爾代數(shù)2.6使用與門、或門、非門實(shí)現(xiàn)綜合2.7與非門和或非門邏輯網(wǎng)絡(luò)2.8設(shè)計(jì)示例2.9cad工具介紹2.10vhdl簡介2.11本章 小結(jié).2.12例題講解參考文獻(xiàn)第3章 電路實(shí)現(xiàn)技術(shù)3.1晶體管開關(guān)3.2nmos邏輯門電路3.3cmos邏輯門電路3.4負(fù)邏輯系統(tǒng)3.5標(biāo)準(zhǔn)芯片3.6可編程邏輯器件3.7定制芯片、標(biāo)準(zhǔn)單元和門陣列3.8實(shí)際因素3.9傳輸門3.10spld、cpld、fpga的電路實(shí)現(xiàn)細(xì)節(jié)3.11本章 小結(jié)3.12例題講解參考文獻(xiàn)第4章 邏輯函數(shù)優(yōu)化實(shí)現(xiàn)4.1卡諾圖4.2優(yōu)化策略4.3和之積形式成本最低的實(shí)現(xiàn)4.4不完全確定函數(shù)4.5多輸出電路4.6多級綜合4.7多級電路的分析4.8立方體表示4.9使用列表法求解成本最低的覆蓋4.10使用立方體法求解最低成本覆蓋4.11實(shí)際設(shè)計(jì)中需要考慮的因素4.12使用vhdl代碼實(shí)現(xiàn)電路綜合的示例4.13本章 小結(jié)4.14例題講解參考文獻(xiàn)第5章 數(shù)制和運(yùn)算電路5.1數(shù)字系統(tǒng)的數(shù)制5.2無符號數(shù)的加法5.3有符號數(shù)5.4快速加法器5.5使用cad工具設(shè)計(jì)運(yùn)算電路5.6乘法5.7其他數(shù)制5.8ascii字符編碼5.9例題講解參考文獻(xiàn)第6章 組合邏輯電路模塊6.1多路復(fù)用器6.2澤碼器6.3編碼器6.4編碼轉(zhuǎn)換器6.5運(yùn)算比較電路6.6使用vhdl實(shí)現(xiàn)組合邏輯電路6.7本章 小結(jié)6.8例題講解參考文獻(xiàn)第7章 觸發(fā)器、寄存器、計(jì)數(shù)器、和簡單處理器7.1基本鎖存器7.2門控sr鎖存器7.3門控d鎖存器7.4主從d觸發(fā)器和邊沿觸發(fā)d觸發(fā)器7.5t觸發(fā)器7.6jk觸發(fā)器7.7鎖存器與觸發(fā)器術(shù)語小結(jié)7.8寄存器7.9計(jì)數(shù)器7.10復(fù)位同步7.11其他類型的計(jì)數(shù)器7.12在cad工具中使用存儲元件7.13在cad工具中使用寄存器和計(jì)數(shù)器7.14設(shè)計(jì)示例7.15觸發(fā)器電路的時(shí)序分析7.16本章 小結(jié)7.17例題講解參考文獻(xiàn)第8章 同步時(shí)序電路8.1基本設(shè)計(jì)步驟8.2狀態(tài)賦值8.3mealy狀態(tài)模型8.4使用cad工具設(shè)計(jì)有限狀態(tài)機(jī)8.5串行加法器示例8.6狀態(tài)化簡8.7使用時(shí)序電路方法設(shè)計(jì)計(jì)數(shù)器8.8使用fsm構(gòu)建判決器電路8.9同步時(shí)序電路分析8.10算法狀態(tài)機(jī)(asm)圖8.11時(shí)序電路的正式模型8.12本章 小結(jié)8.13例題講解參考文獻(xiàn)第9章 異步時(shí)序電路9.1異步行為9.2異步電路分析9.3異步電路的綜合9.4狀態(tài)化簡9.5狀態(tài)賦值9.6冒險(xiǎn)9.7完整的設(shè)計(jì)示例9.8本章 小結(jié)9.9例題講解參考文獻(xiàn)第10章 數(shù)字系統(tǒng)設(shè)計(jì)10.1構(gòu)建模塊電路10.2設(shè)計(jì)示例10.3時(shí)鐘同步10.4本章 小結(jié)參考文獻(xiàn)第11章 邏輯電路測試11.1故障模型11.2測試集的復(fù)雜度11.3通路敏化11.4樹型結(jié)構(gòu)電路11.5隨機(jī)測試11.6時(shí)序電路的測試11.7內(nèi)置自測技術(shù)11.8印刷電路板11.9本章 小結(jié)參考文獻(xiàn)第12章 計(jì)算機(jī)輔助設(shè)計(jì)工具12.1電路綜合12.2物理設(shè)計(jì)12.3本章 小結(jié)參考文獻(xiàn)

章節(jié)摘錄

插圖：可測性設(shè)計(jì)同步時(shí)序電路不僅包含組合邏輯電路（實(shí)現(xiàn)輸出函數(shù)和下一個(gè)狀態(tài)函數(shù)）；還包含觸發(fā)器（在一個(gè)時(shí)鐘周期內(nèi)保持電路的狀態(tài)信息）。在圖8.9 0中，已經(jīng)給出了時(shí)序電路的通用模型。組合邏輯電路的輸入是主要輸入，當(dāng)前狀態(tài)變量則是；網(wǎng)絡(luò)的輸出是主要輸出，下一個(gè)狀態(tài)變量則是。使用前面幾節(jié)介紹的方法，在其所有輸入上應(yīng)用測試，并在其輸出上觀察輸出結(jié)果，就可以對組合邏輯電路進(jìn)行測試。其中，將測試向量應(yīng)用到主要輸入相當(dāng)容易；在主要輸出上觀察輸出結(jié)果也并不困難。問題在于如何將測試向量輸入應(yīng)用到當(dāng)前狀態(tài)輸入上，以及如何觀察下一個(gè)狀態(tài)輸出上的值。一種可行的方法是在每個(gè)當(dāng)前狀態(tài)變量對應(yīng)的通路中，使用雙向多路復(fù)用器，使得組合網(wǎng)絡(luò)的輸入可以為狀態(tài)變量的值（從對應(yīng)的觸發(fā)器輸出獲得），也可以是測試向量的部分值。不過，上述方法存在重大缺陷：通過外部引腳必須能夠直接訪問每個(gè)多路復(fù)用器的第二個(gè)輸入；如果存在很多狀態(tài)變量，那么將會需要使用很多引腳。另一種更好的方法是提供電氣連接，使得測試向量可以通過移位進(jìn)入電路，每次只移入一位；這就可以減少所需的引腳，代價(jià)是增加測試執(zhí)行所需的時(shí)間。基于上述思路，相關(guān)研究人員目前已經(jīng)提出了若干種測試方法，下面說明其中的一種。通路掃描技術(shù)常用電路測試方法稱為通路掃描（scanpath），其中，使用多路復(fù)用器連接到觸發(fā)器的輸入端，使得觸發(fā)器既可以單獨(dú)應(yīng)用在時(shí)序電路正常運(yùn)行的時(shí)候，也可以作為移位寄存器的一部分用于測試。

編輯推薦

《數(shù)字邏輯基礎(chǔ)與VHDL設(shè)計(jì)(第3版)》是國外電子信息經(jīng)典教材。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字邏輯基礎(chǔ)與VHDL設(shè)計(jì) PDF格式下載

---