CMOS集成電路設(shè)計(jì)

內(nèi)容概要

本書(shū)從系統(tǒng)級(jí)芯片（SOC）設(shè)計(jì)的需要出發(fā)，介紹CMOS模擬集成電路和CMOS數(shù)字集成電路的設(shè)計(jì)，內(nèi)容包括：集成電路設(shè)計(jì)概論；CMOS工藝及版圖；MOS晶體管與CMOS模擬電路基礎(chǔ)；COMS數(shù)字電路中的基本門(mén)電路；模擬系統(tǒng)設(shè)計(jì)；數(shù)字系統(tǒng)設(shè)計(jì)；硬件描述語(yǔ)言VHDL基礎(chǔ)。    本書(shū)可作為高等理工院校電子、通信、計(jì)算機(jī)等專(zhuān)業(yè)高年級(jí)本科生及碩士研究生教材，也可供從事CMOS集成電路設(shè)計(jì)工作的科研人員參考。

書(shū)籍目錄

前言第1章  集成電路設(shè)計(jì)概論  1.1  集成電路（IC）的發(fā)展  1.2  IC的設(shè)計(jì)要求  1.3　IC的分類(lèi)及其制造工藝    1.3.1　IC的分類(lèi)    1.3.2　IC的制造工藝    1.3.3  1.4　電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)的發(fā)展  1.5　VLSI的層次化、結(jié)構(gòu)化設(shè)計(jì)    1.5.1　VLSI設(shè)計(jì)的描述域和層次    1.5.2　行為描述    1.5.3　結(jié)構(gòu)描述    1.5.4　物理描述    1.5.5　IC設(shè)計(jì)流程第2章　CMOS工藝及版圖  2.1　工藝概述和類(lèi)型    2.1.1　工藝概述    2.1.2　工藝類(lèi)型  2.2　集成電路制造主要工藝    2.2.1　氧化工藝    2.2.2　光刻工藝    2.2.3　摻雜工藝    2.2.4　金屬化工藝    2.2.5　掩膜版制造  2.3　CMOS工藝    2.3.1　CMOS工藝類(lèi)別    2.3.2　硅柵MOS工藝（簡(jiǎn)化）    2.3.3　N阱CMOS工藝（簡(jiǎn)化）    2.3.4　CMOS雙阱工藝  2.4　版圖設(shè)計(jì)規(guī)則    2.4.1　版圖設(shè)計(jì)規(guī)則    2.4.2　幾何設(shè)計(jì)規(guī)則  2.5　電學(xué)設(shè)計(jì)規(guī)則    2.5.1　分布電阻模型及其計(jì)算    2.5.2　分布電容模型及其計(jì)算　習(xí)題與思題　本章附錄　典型N阱CMOS主要工藝步驟第3章　MOS晶體管與CMOS模擬電路基礎(chǔ)  3.1　晶體管模型    3.1.1　NMOS管的I－V特性    3.1.2　PMOS管的I－V特性    3.1.3　閾值電壓    3.1.4　MOS管的小信號(hào)模型    3.1.5　MOS管的亞閾值模型  3.2　CMOS模擬電路的基本模塊    3.2.1　MOS開(kāi)關(guān)    3.2.2　有源電阻    3.2.3　阱和電流源    3.2.4　鏡像電流源    3.2.5　電壓基準(zhǔn)和電流基準(zhǔn)  3.3　CMOS放大器    3.3.1　反相放大器    3.3.2　共源－共柵放大器    3.3.3　CMOS差動(dòng)放大器  3.4　運(yùn)算放大器    3.4.1　運(yùn)算放大器的特點(diǎn)    3.4.2　兩級(jí)運(yùn)算放大器    3.4.3　共源－共柵運(yùn)算放大器    3.4.4　帶輸出級(jí)的運(yùn)算放大器  3.5　比較器    3.5.1　比較器特性    3.5.2　差動(dòng)比較器    3.5.3　兩級(jí)比較器    3.5.4　箝位比較器與遲滯比較器    3.5.5　采用正反饋的比較器    3.5.6　自動(dòng)零調(diào)　習(xí)題與思考題第4章　CMOS數(shù)字電路中的基本門(mén)電路第5章　模擬系統(tǒng)設(shè)計(jì)第6章　數(shù)字系統(tǒng)設(shè)計(jì)第7章　硬件描述語(yǔ)言VHDL基礎(chǔ)附錄　國(guó)內(nèi)外常用數(shù)學(xué)邏輯電路符號(hào)對(duì)照表主要參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    CMOS集成電路設(shè)計(jì) PDF格式下載

---