通信收發(fā)信機(jī)的Verilog實(shí)現(xiàn)與仿真

內(nèi)容概要

本書(shū)簡(jiǎn)要介紹了Verilog硬件描述語(yǔ)言的基礎(chǔ)知識(shí)，列舉了大量實(shí)例，每個(gè)實(shí)例都經(jīng)過(guò)精心選擇，非常利于讀者掌握Verilog硬件描述語(yǔ)言本身及其建模方法。這些例子實(shí)用性都很強(qiáng)，其中有很多已經(jīng)應(yīng)用到實(shí)際的軟件無(wú)線電收發(fā)信機(jī)中，對(duì)初學(xué)者和中級(jí)水平的工程師都很有幫助。    本書(shū)內(nèi)容豐富、實(shí)用性很強(qiáng)，可供作為高等院校通信電子類(lèi)高年級(jí)本科生、研究生的教材或教學(xué)參考書(shū)，同時(shí)對(duì)于通信、雷達(dá)、信號(hào)處理等各個(gè)領(lǐng)域的硬件設(shè)計(jì)工程師來(lái)說(shuō)，也是一本具有實(shí)用價(jià)值和的指導(dǎo)意義的技術(shù)參考書(shū)。

書(shū)籍目錄

叢書(shū)序前言第1章 組合邏輯的Verilog HDL實(shí)現(xiàn) 1.1 基末邏輯器件的Verilog HDL門(mén)級(jí)描述 1.2 組合邏輯電路的Verilog HDL描述第2章 時(shí)序電路的Verilog HDL實(shí)現(xiàn) 2.1 D觸發(fā)器 2.2 鎖存器 2.3 簡(jiǎn)單時(shí)序電路的Verilog描述 2.4 利用狀態(tài)機(jī)設(shè)計(jì)較復(fù)雜的時(shí)序電路第3章 Verilog程序的ModelSim仿真 3.1 激勵(lì)程序的編寫(xiě) 3.2 ModelSim仿真第4章 可綜合的Verilog語(yǔ)言 4.1 Verilog語(yǔ)言描述與綜合實(shí)現(xiàn)的關(guān)系 4.2 Verilog語(yǔ)言的編碼風(fēng)格 4.3 可編輯邏輯器件 4.4 可綜合的Verilog語(yǔ)言第5章 Verilog在擴(kuò)頻通信中的應(yīng)用 5.1 pn碼產(chǎn)生器 5.2 串行pn碼捕獲第6章 數(shù)字信號(hào)基帶處理的Verilog實(shí)現(xiàn) 6.1 卷積編碼 6.2 基帶成形 6.3 FIR濾波器 6.4 自動(dòng)增益控制 6.5 時(shí)鐘分頻 6.6 異步串口通信及UART實(shí)現(xiàn) 6.7 擴(kuò)頻調(diào)制 6.8 差分編碼第7章 全數(shù)字調(diào)制的Verilog實(shí)現(xiàn)……第8章 全數(shù)字解調(diào)的Verilog實(shí)現(xiàn)第9章 離散傅里葉變換的Verilog實(shí)現(xiàn)參考文獻(xiàn)

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    通信收發(fā)信機(jī)的Verilog實(shí)現(xiàn)與仿真 PDF格式下載

---