TMS320C28X系列DSP的CPU與外設（下）

內容概要

本書詳細介紹了TMS320C28x系列DSP的事件管理器、模．數(shù)轉換器、32位CPU定時器、多通道緩沖串行口、串行外設接口、串行通信接口、增強型區(qū)域網絡控制器、通用輸入／輸出多路復用器，以及電氣特性和機械數(shù)據(jù)等內容。    本書可供高等學校電子、通信、計算機、自動控制和電力電子技術等專業(yè)的高年級本科生及研究生作為教科書或參考書，也可作為各領域中從事信號處理、控制和電力電子技術的科研及工程技術人員的參考書籍。

書籍目錄

第11章事件管理器(EV)  11．1事件管理器功能概述   11．1．1事件管理器功能   11．1．2 EV的增強特性   11．1．3事件管理器的寄存器地址   11．1．4通用目的(GP)定時器   11．1．5使用GP定時器產生PWM輸出   11．1．6全比較單元  11．2 PWM電路   11．2．1有比較單元的PWM電路   11．2．2 PWM信號的產生   11．2．3空間向量PWM  11．3捕捉單元   11．3．1捕捉單元概述   11．3．2捕捉單元的操作   11．3．3捕捉單元的FIFO堆棧   11．3．4捕捉中斷   11．3．5正交編碼脈沖電路(QEP)  11．4事件管理器的中斷   11．4．1事件管理器中斷概述   11．4．2 EV中斷請求和服務  11．5事件管理器的寄存器   11．5．1 寄存器概述   11．5．2定時器寄存器   11．5．3比較控制寄存器   11．5．4 比較行為控制寄存器   11．5．5捕捉單元寄存器   11．5．6事件管理器中斷標志寄存器   11．5．7事件管理器控制寄存器   11．5．8寄存器位設置的區(qū)別第12章模-數(shù)轉換器(ADC)  12．1 ADC模塊的特點  12．2 自動轉換序列發(fā)生器的工作原理   12．2．1序列采樣模式   12．2．2并發(fā)采樣模式   12．2．3并發(fā)采樣雙序列發(fā)生器模式舉例   12．2．4并發(fā)采樣級聯(lián)序列發(fā)生器模式舉例  12．3連續(xù)自動序列化模式   12．3．1序列發(fā)生器啟動／停止模式   12．3．2并發(fā)采樣模式   12．3．3輸入觸發(fā)描述   12．3．4序列轉換過程中的中斷操作  12．4 ADC時鐘預定標器  12．5低功耗方式  12．6加電順序  12．7序列發(fā)生器的替換特性  12．8 ADC寄存器   12．8．1 ADC控制寄存器   12．8．2最大轉換通道寄存器   12．8．3 自動序列狀態(tài)寄存器   12．8．4 ADC狀態(tài)和標志寄存器   12．8．5 ADC輸入通道選擇序列控制寄存器   12．8．6 ADC轉換結果緩沖寄存器第13章 32位CPU定時器O／1／2  13．1 CPU定時器的結構與工作原理  13．2 CPU定時器的寄存器   13．2．1定時器計數(shù)器寄存器   13．2．2定時器計數(shù)器寄存器高位   13．2．3定時器周期寄存器   13．2．4定時器周期寄存器   13．2．5定時器控制寄存器   13．2．6定時器預定標計數(shù)器低位   13．2．7定時器預定標計數(shù)器高位第14章 多通道緩沖串行E!(McBSP)  14．1概述   14．1．1 McBSP介紹   14．1．2寄存器一覽   14．1．3 McBSP操作   14．1．4 McBSP的采樣率發(fā)生器   14．1．5 McBSP的意外／出錯情況  14．2多通道選擇模式   14．2．1通道、模塊、分區(qū)   14．2．2 A-bis模式   14．2．3 SPI仂、議  14．3配置接收器和發(fā)送器   14．3．1接收器配置   14．3．2發(fā)送器配置  14．4仿真和復位事項   14．4．1 McBSP仿真模式   14．4．2數(shù)據(jù)打包實例   14．4．3 GPIO功能  14．5 McBSP的FIFO和中斷   14．5．1 McBSP的FIFO概述   14．5．2 FIFO模式下McBSP的功能性與局限性   14．5．3 McBSP的FIFO操作   14．5．4 McBSP接收中斷的產生   14．5．5 McBSP發(fā)送中斷的產生   14．5．6 McBSP FIFO寄存器的說明  14．6 McBSP寄存器   14．6．1 數(shù)據(jù)接收和發(fā)送寄存器   14．6．2串行口控制寄存器(SPCRl和SPCR2)   14．6．3接收控制寄存器(RCRl和RCR2)   14．6．4發(fā)送控制寄存器(XCRl和XCR2)   14．6．5 采樣率產生器寄存器(SRGRl和SRGR2)   14．6．6多通道控制寄存器(MCRl和MCR2)   14．6．7引腳控制寄存器(PCR)   14．6．8接收通道使能寄存器(RCERA-RCERH)   14．6．9發(fā)送通道使能寄存器(XCERA-XCERH)   14．6．10寄存器總結第15章 串行外圍接口(SPl)  15．1增強型SPI模塊概述  15．2 SPI模塊結構及工作原理   15．2．1 SPI模塊信號總結   15．2．2 SPI模塊寄存器概述   15．2．3 SPI操作   15．2．4 SPI中斷   15．2．5數(shù)據(jù)格式   15．2．6波特率和時鐘方案   15．2．7復位的初始化   15．2．8 SPI FIFO說明  15．3 SPI的寄存器組   15．3．1 SPI配置控制寄存器   15．3．2 SPI 512作控制寄存器   15．3．3 SPI狀態(tài)寄存器   15．3．4 SPI波特率寄存器   15．3．5 SPI仿真緩沖寄存器   15．3．6 SPI串行接收緩沖寄存器   15．3．7 SPI串行發(fā)送緩沖寄存器   15．3．8 SPI串行數(shù)據(jù)寄存器   15．3．9 SPI FIFO發(fā)送、接收及控制寄存器   15．3．10 SPI優(yōu)先權控制寄存器 15．4 SPI范例波形第16章 串行通信接口(SCl)  16．1增強型SCI模塊概述  16．2 SCI模塊結構及工作原理   16．2．1 SCI模塊信號總結   16．2．2多處理器和異步處理模式   16．2．3 SCI可編程數(shù)據(jù)格式   16．2．4 SCI多處理器通信   16．2．5空閑線多處理器模式   16．2．6地址位多處理器模式   16．2．7 SCI通信格式   16．2．8 SCI端口的中斷   16．2．9 SCI波特率計算   16．2．10 SCI增強型特點  16．3 SCI寄存器組   16．3．1 SCI模塊寄存器一覽   16．3．2 SCI通信控制寄存器   16．3．3 SCI控制寄存器1   16．3．4 SCI波特率選擇寄存器組   16．3．5 SCI控制寄存器2   16．3．6 SCI接收狀態(tài)寄存器   16．3．7接收數(shù)據(jù)緩沖寄存器   16．3．8 SCI發(fā)送數(shù)據(jù)緩沖寄存器   16．3．9 SCI FIFO寄存器組   16．3．10優(yōu)先權控制寄存器第17章 增強型區(qū)域網絡控制器(eCAN)  17．1 eCAN的結構   17．1．1 CAN概述   17．1．2 CAN網絡和模塊   17．1．3 eCAN控制器概述   17．1．4 消息對象   17．1．5消息郵箱  17．2 eCAN的寄存器  17．3 eCAN配置   17．3．1 CAN模塊初始化   17．3．2分步配置eCAN   17．3．3遠程幀郵箱操作   17．3．4中斷   17．3．5 CAN功率下降模式第18章 通用輸入／輸出(GPIO)多路復用器  18．1 GPIO多路復用器  18．2 GPIO多路復用器的寄存器第19章 電氣特性和機械數(shù)據(jù)  19．1 電氣特性  19．2 機械數(shù)據(jù)附錄A寄存器速查參考 附錄A．1 CPU寄存器速查參考   A．1．1訪問CPU寄存器的指令和復位值   A．1．2寄存器圖解 附錄A．2事件管理器EV寄存器一覽 附錄A．3 片內ADC寄存器一覽 附錄A．4串行外圍接El SPI寄存器一覽 附錄A．5 串行通信接 SCI寄存器一覽 附錄A．6 CPU定時器0／1／2的寄存器一覽 附錄A．7多通道緩沖串行ISl McBSP寄存器一覽 附錄A．8 eCAN寄存器一覽 附錄A．9通用I／0 H GPIO寄存器一覽 附錄A．IO時鐘、系統(tǒng)控制及PIE寄存器一覽 附錄A．11片內Flash、OTP寄存器一覽 附錄A．12外設接H XINTF的寄存器一覽附錄B 詞匯表參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    TMS320C28X系列DSP的CPU與外設（下） PDF格式下載

---