電子系統(tǒng)集成設(shè)計(jì)導(dǎo)論

前言

　　本書是在2002年出版的普通高等教育“十五”國(guó)家級(jí)規(guī)劃教材《電子系統(tǒng)集成設(shè)計(jì)技術(shù)》的基礎(chǔ)上，經(jīng)過(guò)六年教學(xué)和科研實(shí)踐后修編而成。對(duì)于電子信息類本科生和研究生而言，為其在有限的學(xué)時(shí)內(nèi)編寫出一本好的教材難度很大，極具挑戰(zhàn)性。由于以計(jì)算機(jī)的普及與發(fā)展為代表，電子信息類的相關(guān)知識(shí)更新速度太快，故本書在編寫時(shí)特別注重底層基礎(chǔ)和共性的關(guān)鍵技術(shù)。電子系統(tǒng)集成設(shè)計(jì)技術(shù)是一個(gè)正在不斷發(fā)展完善的學(xué)科領(lǐng)域。目前45nm、32nm、22nm的集成電路制造工藝技術(shù)正在逐漸成熟，IT產(chǎn)業(yè)正在進(jìn)入納電子時(shí)代；金屬鉿柵經(jīng)歷了否定之否定，又開(kāi)始試圖取代硅柵；單芯片晶體管數(shù)目達(dá)到17億個(gè)；主流CMOS工藝的芯片可以工作在5-10GHz……總之，高速度、高密度的系統(tǒng)集成芯片已是水到渠成。這樣，有些理論和技術(shù)問(wèn)題更加突出。例如，本書中對(duì)原有信號(hào)完整性內(nèi)容的擴(kuò)充，就反映了最近幾年高速度、高密度的設(shè)計(jì)發(fā)展趨勢(shì)。　　本書借鑒國(guó)內(nèi)外同類文獻(xiàn)資料，吸納參考文獻(xiàn)中多所知名高校最新的教材和專著，將相關(guān)科研教學(xué)成果糅為一個(gè)整體進(jìn)行規(guī)劃、編寫。以西安電子科技大學(xué)的教學(xué)實(shí)施為例，本書的課程總時(shí)數(shù)為46學(xué)時(shí)左右。授課內(nèi)容可以進(jìn)行適當(dāng)?shù)娜∩岷吞砑?，另外還需要安排一定的設(shè)計(jì)練習(xí)?！　”緯?章概述電子系統(tǒng)集成設(shè)計(jì)技術(shù)；第2章介紹相關(guān)的IC版圖設(shè)計(jì)、制造工藝和測(cè)試技術(shù)等；第3章討論ASIC晶體管級(jí)電路及版圖設(shè)計(jì)技術(shù)；第4章闡述包括功能單元在內(nèi)的電路級(jí)設(shè)計(jì)技術(shù)；第5章簡(jiǎn)介FPGA芯片的有關(guān)內(nèi)容；第6章論述VHDL語(yǔ)言的設(shè)計(jì)技術(shù)；第7章論述VerilogHDL語(yǔ)言的設(shè)計(jì)技術(shù)；第8章探討ASIC/SOC系統(tǒng)設(shè)計(jì)中各種前沿技術(shù)專題。這里，特別需要說(shuō)明的是，基于多方面的考慮，本書中相關(guān)元器件的電路符號(hào)及表示代號(hào)采用了國(guó)外流行的表示方法，敬請(qǐng)廣大讀者諒解?！　榱送怀鲈O(shè)計(jì)技術(shù)本身的固有內(nèi)容，本書未將EDA軟件應(yīng)用的內(nèi)容安排進(jìn)來(lái)。另外，由于在設(shè)計(jì)系統(tǒng)硬件電路時(shí)，編寫高級(jí)設(shè)計(jì)語(yǔ)言代碼常常需要迅速查閱各種語(yǔ)法規(guī)定，本書附錄1、附錄2采用巴科斯范式（BNF）給出了最新的高級(jí)設(shè)計(jì)語(yǔ)言IEEE-1076-2002-VHDL和IEEE-1364-2005-VerilogHDL標(biāo)準(zhǔn)句法匯總?！　”緯晌靼搽娮涌萍即髮W(xué)李玉山教授擔(dān)任主編并編寫第1、4-8章及附錄；來(lái)新泉教授編寫第2、3章?！　”緯鴮懽鬟^(guò)程得到了國(guó)家自然科學(xué)基金（No.60672027）、教育部博士點(diǎn)基金（No.20050701002）的資助。西安電子科技大學(xué)電路與系統(tǒng)等國(guó)家重點(diǎn)學(xué)科教師和研究生通力合作，使得本書順利與讀者見(jiàn)面。參與本書編寫以及為編寫提供幫助的部分老師和博士生有楊剛、戴國(guó)定、李先銳、曹玉、劉洋、初秀琴、張弘、張木水、許東來(lái)、董巧玲等，在此一并致謝！在本書出版過(guò)程中，得到了西安電子科技大學(xué)研究生院和西安電子科技大學(xué)出版社的大力支持和幫助，在此表示衷心的感謝！　　真誠(chéng)希望得到國(guó)內(nèi)同行和讀者的指正。

內(nèi)容概要

　　電子系統(tǒng)集成設(shè)計(jì)技術(shù)是一個(gè)不斷發(fā)展的學(xué)科領(lǐng)域。《電子系統(tǒng)集成設(shè)計(jì)導(dǎo)論》借鑒國(guó)外最新教材和相關(guān)研究成果文獻(xiàn)資料，從電路與系統(tǒng)的角度深入介紹電子系統(tǒng)集成設(shè)計(jì)技術(shù)。　　《電子系統(tǒng)集成設(shè)計(jì)導(dǎo)論》首先對(duì)電子系統(tǒng)集成設(shè)計(jì)技術(shù)進(jìn)展加以概述；進(jìn)而介紹IC制造與測(cè)試、ASIC晶體管級(jí)電路及版圖設(shè)計(jì)、數(shù)字電路設(shè)計(jì)技術(shù)和可編程芯片設(shè)計(jì)開(kāi)發(fā)；接下來(lái)深入論述硬件系統(tǒng)設(shè)計(jì)高級(jí)語(yǔ)言的應(yīng)用，包括VHDL和VerilogHDL的設(shè)計(jì)技術(shù)；最后討論有關(guān)ASIC/SOC系統(tǒng)設(shè)計(jì)的各種技術(shù)專題。　　《電子系統(tǒng)集成設(shè)計(jì)導(dǎo)論》涉及電子系統(tǒng)集成設(shè)計(jì)的相關(guān)領(lǐng)域，可以作為電子信息工程、通信工程、計(jì)算機(jī)科學(xué)與技術(shù)、測(cè)控技術(shù)與儀器、自動(dòng)化、電路與系統(tǒng)等學(xué)科學(xué)習(xí)電子設(shè)計(jì)技術(shù)的高年級(jí)本科生、研究生教材和工程技術(shù)人員的自學(xué)參考書。

書籍目錄

第1章　電子系統(tǒng)集成設(shè)計(jì)概論　1.1　數(shù)字系統(tǒng)和VLSI設(shè)計(jì)　　1.1.1　數(shù)字系統(tǒng)集成的形式和定位　　1.1.2　數(shù)字系統(tǒng)集成的設(shè)計(jì)活動(dòng)　　1.1.3　系統(tǒng)集成的相關(guān)專題　　1.1.4　系統(tǒng)集成的發(fā)展背景　1.2　ASIC/SOC設(shè)計(jì)、制造與服務(wù)　　1.2.1　設(shè)計(jì)過(guò)程點(diǎn)評(píng)　　1.2.2　VLSICMOS工藝　　1.2.3　MOSIS設(shè)計(jì)投片服務(wù)　　1.2.4　ASIC/SOC學(xué)術(shù)交流　　1.2.5　相關(guān)課程設(shè)置　1.3　基于EDA的系統(tǒng)/芯片設(shè)計(jì)技術(shù)　　1.3.1　計(jì)算機(jī)輔助技術(shù)（CAX）　　1.3.2　EDA引發(fā)電子設(shè)計(jì)革命　　1.3.3　計(jì)算機(jī)版圖設(shè)計(jì)　　1.3.4　計(jì)算機(jī)輔助分析　　1.3.5　電子設(shè)計(jì)簡(jiǎn)化流程　　1.3.6　電子設(shè)計(jì)標(biāo)準(zhǔn)化　　1.3.7　電子設(shè)計(jì)特點(diǎn)　　1.3.8　電子設(shè)計(jì)功能的分解　課程設(shè)計(jì)習(xí)題第2章　IC版圖、制造與測(cè)試　2.1　IC工藝牽動(dòng)設(shè)計(jì)　　2.1.1　VLSI工藝回顧　　2.1.2　制造影響設(shè)計(jì)　2.2　MOS晶體管與連線　　2.2.1　MOS晶體管結(jié)構(gòu)　　2.2.2　CMOS結(jié)構(gòu)　　2.2.3　連線和連接孔　2.3　線路、版圖與掩模　　2.3.1　IC版圖對(duì)應(yīng)于電子線路　　2.3.2　設(shè)計(jì)制造的紐帶——掩?！?.4　VLSI加工流程　　2.4.1　IC制造工序　　2.4.2　雙阱與不同工藝　　2.4.3　CMOS工藝流程　　2.4.4　BiCMOS工藝　2.5　IC測(cè)試與故障　　2.5.1　IC測(cè)試概述　　2.5.2　故障模型與模擬　　2.5.3　面向測(cè)試的設(shè)計(jì)　　2.5.4　自動(dòng)測(cè)試模板的生成　課程設(shè)計(jì)習(xí)題第3章　ASIC晶體管級(jí)電路及版圖設(shè)計(jì)　3.1　CMOS反相器　　3.1.1　反相器靜態(tài)特性　　3.1.2　反相器動(dòng)態(tài)特性　　3.1.3　反相器功耗和速度　　3.1.4　BiCMOS反相器　3.2　存儲(chǔ)器和I/O電路　　3.2.1　存儲(chǔ)器　　3.2.2　I/O電路　3.3　數(shù)模混合ASIC概略　　3.3.1　模擬ASIC要素　　3.3.2　模擬標(biāo)準(zhǔn)單元　　3.3.3　模擬信號(hào)處理　3.4　ASIC半定制技術(shù)　　3.4.1　ASIC設(shè)計(jì)形態(tài)　　3.4.2　門陣列設(shè)計(jì)技術(shù)　　3.4.3　基于標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)　　3.4.4　SOC平臺(tái)式設(shè)計(jì)　3.5　平面規(guī)劃與布局布線　　3.5.1　平面規(guī)劃　　3.5.2　布局　　3.5.3　布線　3.6　IC版圖設(shè)計(jì)與電氣規(guī)則　　3.6.1　TannerTools設(shè)計(jì)流程舉例　　3.6.2　設(shè)計(jì)規(guī)則檢查　　3.6.3　λ和SCMOS設(shè)計(jì)規(guī)則　　3.6.4　電氣規(guī)則檢查　3.7　IC版圖格式　　3.7.1　CIF格式基本命令　　3.7.2　GDSⅡ格式　　3.7.3　PG格式　　3.7.4　OASIS格式　課程設(shè)計(jì)習(xí)題第4章　數(shù)字電路設(shè)計(jì)技術(shù)第5章　可編程芯片設(shè)計(jì)開(kāi)發(fā)第6章　VHDL系統(tǒng)設(shè)計(jì)語(yǔ)言第7章　VerilogHDL系統(tǒng)設(shè)計(jì)語(yǔ)言第8章　ASIC/SOC系統(tǒng)設(shè)計(jì)技術(shù)專題附錄1　IEEE-1076-2002-VHDL標(biāo)準(zhǔn)句法匯總附錄2　IEEE-1364-2005-VerilogHDL標(biāo)準(zhǔn)句法匯總主要參考文獻(xiàn)

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    電子系統(tǒng)集成設(shè)計(jì)導(dǎo)論 PDF格式下載

---