數(shù)字設(shè)計原理與實踐

前言

　　本書寫給所有需要設(shè)計和構(gòu)建真正的數(shù)字電路的讀者。為達到這個目的，讀者必須掌握基本原理，同時還必須理解它們在真實世界中的工作情況。本書正是在這種觀念的基礎(chǔ)上寫作而成的，因此確定了“原理與實踐”這個主題。在過去的30年里，隨著集成電路的速度和集成度的快速提高，數(shù)字設(shè)計實踐經(jīng)歷了非常大的轉(zhuǎn)變。過去，數(shù)字設(shè)計者用成千甚至上萬的門電路和觸發(fā)器來構(gòu)建系統(tǒng)，專業(yè)課程的重點就是最小化和有效地利用芯片及板級資源。今天，一個芯片可以包含幾千萬個晶體管并且可以利用編程的方式創(chuàng)建片上系統(tǒng)。過去要實現(xiàn)這樣的系統(tǒng)，需要用幾百個包含了上百萬的單個門電路和觸發(fā)器的分立芯片來構(gòu)造。如今，成功的產(chǎn)品開發(fā)更多地受限于設(shè)計團隊正確、完整地定義產(chǎn)品詳細(xì)功能的能力，而不是受限于團隊將需要的所有電路集成到一個電路板或芯片上的能力。因此，現(xiàn)代專業(yè)課程的重點是設(shè)計方法論和軟件工具，包括硬件描述語言（HDL）。設(shè)計團隊利用HDL可以完成非常大型的分層數(shù)字系統(tǒng)的設(shè)計?！　∫环矫妫肏DL，我們看到典型設(shè)計的抽象層次移向更高的、單個門電路和觸發(fā)器之上的層次。但是與此同時，芯片級和電路板級的數(shù)字電路的速度和集成度的提高，迫使許多數(shù)字設(shè)計者在較低的電子電路級更具競爭力。　　大多數(shù)有價值的以及非常成功的數(shù)字設(shè)計者，都能夠熟練地使用或者至少是精通上述兩個抽象層次。本書提供了高級（HDL）、低級（電子電路）以及全面的“廣泛的中間級”（門電路、觸發(fā)器和一些較高級的數(shù)字設(shè)計構(gòu)件）層次的基礎(chǔ)知識。目標(biāo)讀者　　本書可以作為電氣工程、計算機工程或計算機科學(xué)專業(yè)數(shù)字邏輯設(shè)計課程的入門教材。那些不具備電子學(xué)基礎(chǔ)的學(xué)生，可以通過閱讀20頁的電子教材（在DDPPonline的Elec節(jié)中）而獲得基礎(chǔ)知識。DDPPonline是這本書基于Web的輔助材料的縮寫。　　雖然本書是入門級的，但比起一般的普通入門教材，它卻包含更多的內(nèi)容。在寫作過程中，我發(fā)現(xiàn)有許多重要的東西要寫進去，而這些東西又不適于斯坦福大學(xué)的一學(xué)期e課程或400頁課本。因此，憑我個人的實踐經(jīng)驗，把我認(rèn)為比較重要的所有東西都寫進去，由教師或讀者自己去決定哪些是最需要的和最重要的。但為了有助于判斷，我已經(jīng)在一些可選節(jié)的標(biāo)題上打了星號。在一般情況下，可以跳過這些節(jié)而不影響連貫性。在DDPPonline上可以找到更多的可選材料。

內(nèi)容概要

本書結(jié)合作者嚴(yán)謹(jǐn)?shù)膶W(xué)術(shù)風(fēng)范與豐富的實踐背景，講述了插件板級和VLSI系統(tǒng)中的數(shù)字設(shè)計基本原理和實踐需求，提供了廣泛的邏輯設(shè)計實踐，給出了大量實際應(yīng)用，并配有豐富的練習(xí)題。全書共分9章，主要內(nèi)容包括：數(shù)字設(shè)計介紹，數(shù)制和編碼，數(shù)字電路，組合邏輯設(shè)計原理和實踐，硬件描述語言(HDL)，時序邏輯設(shè)計原理和實踐，存儲器、CPLD和FPGA。    本書條理清晰、簡明易懂，可作為電氣工程、計算機工程或計算機科學(xué)專業(yè)數(shù)字邏輯設(shè)計課程的教材，同時也可作為數(shù)字設(shè)計者的參考書。

作者簡介

John F．Wakerly于斯坦福大學(xué)獲得電子工程博士學(xué)位。他目前是思科系統(tǒng)公司廣域網(wǎng)業(yè)務(wù)部主管工程項目的副總裁，還是斯坦福大學(xué)的兼職教授。他著有數(shù)字設(shè)計、微電腦體系結(jié)構(gòu)、計算機可靠性等方面的50多部著作，并在電信與網(wǎng)絡(luò)領(lǐng)域擁有13項專利。

書籍目錄

譯者序譯者簡介前言第1章 數(shù)制和編碼  1.1 按位計數(shù)制  1.2 八進制和十六進制  1.3 常用按位計數(shù)制的轉(zhuǎn)換  1.4 十進制數(shù)的二進制編碼  1.5 字符編碼  參考資料  訓(xùn)練題  練習(xí)題第2章 組合邏輯設(shè)計原理  2.1 開關(guān)代數(shù)    2.1.1 公理    2.1.2 單變量定理    2.1.3 二變量定理和三變量定理    2.1.4 n變量定理    2.1.5 對偶性    2.1.6 邏輯函數(shù)的標(biāo)準(zhǔn)表示法  2.2 組合電路分析  2.3 組合電路的綜合    2.3.1 電路描述與設(shè)計    2.3.2 電路處理    2.3.3 組合電路最小化    2.3.4 卡諾圖    2.3.5 最小化“積之和”表達式    2.3.6 其他最小化問題    2.3.7 程序化的最小化方法  2.4 定時冒險    2.4.1 靜態(tài)冒險    2.4.2 利用卡諾圖發(fā)現(xiàn)靜態(tài)冒險    2.4.3 動態(tài)冒險    2.4.4 設(shè)計無冒險電路  參考資料  訓(xùn)練題  練習(xí)題第3章 硬件描述語言  3.1 基于HDL的數(shù)字設(shè)計    3.1.1 為什么用HDL    3.1.2 HDL工具組    3.1.3 基于HDL的設(shè)計流程  3.2 VHDL硬件描述語言    3.2.1 程序結(jié)構(gòu)    3.2.2 類型、常量和數(shù)組    3.2.3 函數(shù)和過程    3.2.4 庫和包    3.2.5 結(jié)構(gòu)形式的設(shè)計元素    3.2.6 數(shù)據(jù)流形式的設(shè)計元素    3.2.7 行為形式的設(shè)計元素    3.2.8 時間尺度    3.2.9 模擬    3.2.10 測試平臺    3.2.11 時序邏輯設(shè)計的VHDL特性    3.2.12 綜合  參考資料  訓(xùn)練題  練習(xí)題第4章 組合邏輯設(shè)計實踐  4.1 組合型PLD    4.1.1 可編程邏輯陣列    4.1.2 可編程陣列邏輯器件    4.1.3 通用陣列邏輯器件    4.1.4 復(fù)雜型可編程邏輯器件  4.2 譯碼器    4.2.1 二進制譯碼器    4.2.2 大規(guī)模元件的邏輯符號    4.2.3 3-8譯碼器74x138    4.2.4 級聯(lián)二進制譯碼器      ……第5章 時序邏輯設(shè)計原理第6章 時序邏輯設(shè)計實踐第7章 存儲器、CPLD和FPGA

章節(jié)摘錄

　　2.1開關(guān)代數(shù)　　數(shù)字電路的形式分析技術(shù)源于英國數(shù)學(xué)家George Boole的工作。1854年，他發(fā)明了一種二值代數(shù)系統(tǒng)（現(xiàn)在稱為布爾代數(shù)，Boolean algebra），它給出了在計算符號語言中進行推理的基本規(guī)則。采用這套系統(tǒng)，哲學(xué)家、邏輯學(xué)家或祝融星星球上的居民就能夠?qū)φ婊蚣俚拿}進行公式化，將它們組合形成新命題，并確定新命題的真實與謬誤。例如，如果我們同意“沒學(xué)過這個材料的人不是失敗者就是討厭的人”以及“沒有一個計算機設(shè)計者是失敗者”，那么我們就可以回答這樣的問題：“如果你是個討厭的計算機設(shè)計者，那么你學(xué)過這個材料嗎？”　　在布爾之后，到1938年，貝爾實驗室的研究人員Claude E.Shannon指出了如何用布爾代數(shù)分析和描述繼電器電路的特性，繼電器是當(dāng)時最常用的數(shù)字邏輯元件。在Shannon的開關(guān)代數(shù)（switching algebra）中，繼電器接觸狀況（打開或閉合）由變量X表示，X可為0或1這兩個允許值之一。在現(xiàn)代邏輯技術(shù)中，這些值對應(yīng)于各種廣泛的物理條件：電壓的高或低、燈光的開或關(guān)、電容器放電或充電、熔絲的斷開或接通，等等?！　≡诒竟?jié)的剩下部分，我們將根據(jù)“第一原理”以及所知的關(guān)于邏輯元件（門和反相器）特性的知識，直接地研究開關(guān)代數(shù)。關(guān)于更多歷史的或數(shù)學(xué)的內(nèi)容，請參閱本章的參考資料部分?！　?.1.1公理　　開關(guān)代數(shù)中，我們用符號變量（如X）表示邏輯信號的狀態(tài)。取決于所涉技術(shù)的不同，邏輯信號為兩種可能狀態(tài)之一：低或高、關(guān)或開等等。如果用X為“0”值來表示某一種狀態(tài)，則X為“l(fā)”值就表示了另一種狀態(tài)?！　±?，對于邏輯電路，正邏輯表示習(xí)慣（positive-logic convention）是：把低態(tài)電壓判定為0值，把高態(tài)電壓判定為1值；負(fù)邏輯表示習(xí)慣（negative-logic convention）則正好相反：0=高態(tài)，1=低態(tài)。然而，選擇正邏輯或負(fù)邏輯并不影響我們對電路特性做一致性代數(shù)描述的能力，它只影響從物理到代數(shù)抽象的細(xì)節(jié)，這將在后面“對偶性”討論中解釋。現(xiàn)在，可忽略邏輯電路的物理實體，假設(shè)它們是直接按邏輯符號O和1來運作的。　　一個數(shù)學(xué)系統(tǒng)的公理（axiom，或假設(shè)，postulate）是假定其值為真的基本定義的最小集，由此可推導(dǎo)出關(guān)于系統(tǒng)的所有其他信息。

編輯推薦

　　《數(shù)字設(shè)計原理與實踐（第4版·本科教學(xué)版）》是一部經(jīng)過多年教學(xué)錘煉的經(jīng)典教科書，是作者嚴(yán)謹(jǐn)?shù)膶W(xué)術(shù)風(fēng)范與豐富的實踐背景的完美結(jié)合，具有獨到的“功底”。我國也有許多所大學(xué)采用《數(shù)字設(shè)計原理與實踐（第4版·本科教學(xué)版）》作為本科生和研究生的“數(shù)字邏輯設(shè)計”課程的教材和主要教學(xué)參考書，收到了良好的效果?！稊?shù)字設(shè)計原理與實踐（第4版·本科教學(xué)版）》基于該書第4版進行改編，保留其中的基本內(nèi)容，壓縮或刪除了一些高級內(nèi)容，更加適合作為國內(nèi)高校電氣工程、計算機及相關(guān)專業(yè)本科生“數(shù)學(xué)邏輯設(shè)計”課程教材。　　《數(shù)字設(shè)計原理與實踐（第4版·本科教學(xué)版）》講述了插件板級和VLSI系統(tǒng)中的數(shù)字設(shè)計基本原理和實踐需求，提供了最廣泛的邏輯設(shè)計實踐，并給出了大量實際應(yīng)用。本版對于VHDL的介紹穿插在各章中，但以節(jié)或小節(jié)的形式單獨出現(xiàn)，以便讀者根據(jù)需要進行選擇。另外，本版加進了大量新的練習(xí)題?！　　稊?shù)字設(shè)計原理與實踐（第4版·本科教學(xué)版）》特點　　邏輯性強，條理清晰。每章開始都簡介本章內(nèi)容，增強了讀者閱讀的目的性和主動性?！　Τ橄蟮母拍詈头椒ㄕ归_生動有趣的討論，使其更加容易理解和掌握?！　嵱眯院軓?。涉及VHDL語言的使用，通過可編程邏輯器件來實現(xiàn)最終的設(shè)計等?！　≈v述過程循序漸進，過渡自然。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字設(shè)計原理與實踐 PDF格式下載

---