嵌入式硬件

內(nèi)容概要

　　《Embedded Hardware：Know IT All》一書堪稱嵌入式硬件設(shè)計領(lǐng)域的巨著，是多位暢銷書專家傾心打造的全新力作?！　”緯谇度胧接布A(chǔ)之上，詳細闡述了邏輯電路、嵌入式處理器、微控制器、存儲系統(tǒng)和硬件設(shè)計技巧等方方面面。其內(nèi)容之豐富，實例之經(jīng)典，可謂嵌入式硬件設(shè)計大全?！　”緯采w面廣，結(jié)構(gòu)清晰。無論是嵌入式硬件設(shè)計者還是軟件開發(fā)者，都能從中受益。本書詳細解析了經(jīng)典的電路原理設(shè)計圖，這都是硬件設(shè)計在工程應(yīng)用中的經(jīng)驗總結(jié)。即使初學者也能通過學習這些電路原理圖完成更為復雜的硬件設(shè)計。通過本書的學習，嵌入式程序員會逐步領(lǐng)悟到軟件設(shè)計思想，通過軟件設(shè)計滿足硬件兼容性的需求。從某種意義上講，本書為軟件開發(fā)者與硬件設(shè)計者之間的有效溝通奠定了對話基礎(chǔ)。

書籍目錄

第1章 嵌入式硬件基礎(chǔ)  　1.1 硬件學習第一講：閱讀電路原理圖  　1.2 嵌入式電路板和馮·諾依曼模型  　1.3 硬件功率估計  　　1.3.1 模擬信號和數(shù)字信號簡談  　1.4 基礎(chǔ)電路  　　1.4.1 DC電路  　　1.4.2 AC電路  　　1.4.3 有源器件  　1.5 連接到一起：一個電源系統(tǒng)  　　1.5.1 示波器  　　1.5.2 控制  　　1.5.3 探頭  第2章 邏輯電路  　2.1 譯碼  　　2.1.1 BCD碼  　2.2 組合邏輯  　　2.2.1 非門（NOT）  　　2.2.2 與門（AND）和與非門（NAND）  　　2.2.3 或門（OR）和或非門（NOR）  　　2.2.4 異或門（XOR）  　　2.2.5 電路  　　2.2.6 三態(tài)器件  　2.3 時序電路  　　2.3.1 邏輯部分總結(jié)  　2.4 封裝在一起：集成電路  第3章 嵌入式處理器  　3.1 概述  　3.2 ISA架構(gòu)模型  　　3.2.1 操作  　　3.2.2 操作數(shù)  　　3.2.3 存儲  　　3.2.4 尋址模式  　　3.2.5 中斷與異常處理  　　3.2.6 應(yīng)用描述ISA模型  　　3.2.7 通用ISA模型  　　3.2.8 指令并行ISA模型  　3.3 處理器內(nèi)部設(shè)計  　　3.3.1 中央處理單元（CPU）  　　3.3.2 片上存儲器  　　3.3.3 處理器的輸入/輸出（I/O）  　　3.3.4 處理器總線  　3.4 處理器性能  　　3.4.1 基準程序  第4章 嵌入式系統(tǒng)板總線和I/O  　4.1 系統(tǒng)板I/O  　4.2 數(shù)據(jù)管理：串行I/O與并行I/O  　　4.2.1 串行I/O實例1：網(wǎng)絡(luò)與通信——RS-232  　　4.2.2 實例：Motorola/Freescale MPC823 FADS板RS-232系統(tǒng)模型  　　4.2.3 串行I/O實例 ：網(wǎng)絡(luò)和通信——IEEE .11無線局域網(wǎng)  　　4.2.4 并行I/O  　　4.2.5 并行I/O實例3：“并行”輸出和圖形I/O  　　4.2.6 并行和串行I/O實例4：網(wǎng)絡(luò)和通信——以太網(wǎng)  　　4.2.7 實例 ：Motorola/Freescale MPC823 FADS板以太網(wǎng)系統(tǒng)模型  　　4.2.8 實例2：Net Silicon ARM7 (6127001)開發(fā)板以太網(wǎng)系統(tǒng)模型  　　4.2.9 實例3：Adastra Neptune x86板上以太網(wǎng)系統(tǒng)模型  　4.3 與I/O部件接口  　　4.3.1 嵌入式系統(tǒng)板與I/O設(shè)備的接口  　　4.3.2 主CPU與I/O控制器接口  　4.4 I/O和性能  　4.5 系統(tǒng)板總線  　4.6 總線仲裁與時序  　　4.6.1 不可擴展總線：I2C總線實例  　　4.6.2 PCI（外設(shè)部件互連）總線實例：可擴展總線  　4.7 將其他系統(tǒng)板部件集成到總線  　4.8 總線性能  第5章 存儲系統(tǒng)  　5.1 概述  　5.2 存儲器空間  　　5.2.1 L1 Instruction Memory（L1指令存儲）  　　5.2.2 使用L1指令存儲器存放數(shù)據(jù)  　　5.2.3 L1數(shù)據(jù)存儲器  　5.3 cache概述  　　5.3.1 什么是cache  　　5.3.2 直接映射cache  　　5.3.3 全相連cache  　　5.3.4 N路組相連cache  　　5.3.5 更多的cache細節(jié)  　　5.3.6 直寫和回寫數(shù)據(jù)cache  　5.4 外部存儲器  　　5.4.1 同步存儲器  　　5.4.2 異步存儲器  　　5.4.3 非易失性存儲器  　5.5 Direct Memory Access直接存儲器訪問  　　5.5.1 DMA控制器概述  　　5.5.2 更多關(guān)于DMA控制器  　　5.5.3 DMA控制器編程  　　5.5.4 DMA分類  　　5.5.5 基于寄存器的DMA  　　5.5.6 基于描述符的DMA  　　5.5.7 高級DMA特性  第6章 嵌入式系統(tǒng)時序分析  第7章 選擇微控制器和其他設(shè)計決策  第8章 微控制器網(wǎng)絡(luò)的本質(zhì)：RS-232  第9章 傳感器和驅(qū)動器接口  第10章 其他常用硬件設(shè)計技巧與方法  附錄A 電路原理圖符號  附錄B 縮略詞  附錄C 印制電路板設(shè)計問題

章節(jié)摘錄

　　最籠統(tǒng)地講，大多數(shù)電路板的主要硬件可以分為以下五大類：　　·中央處理器單元（CPU），即主處理器。　　·內(nèi)存。系統(tǒng)軟件存儲在這里?！　　ぽ斎朐O(shè)備。輸入從處理器和相關(guān)的電子模塊?！　　ぽ敵鲈O(shè)備。輸出從處理器和相關(guān)的電子模塊?！　　?shù)據(jù)總線。連接其他模塊，提供模塊之間的高速數(shù)據(jù)通道，包含所有的走線、母線及　　總線控制器?！　∵@五大類來自于馮·諾依曼模型（見圖1.4）對其主要組成的定義。馮·諾依曼模型可以用來解釋任何電子設(shè)備的硬件結(jié)構(gòu)。馮·諾依曼模型是約翰·馮·諾依曼在1945年公布的，定義了通用電子計算機的必要條件。因為嵌入式系統(tǒng)是一種計算系統(tǒng)，所以這個模型可以用來理解嵌入式系統(tǒng)的硬件結(jié)構(gòu)?！　”M管電路板的設(shè)計變化多樣，但是所有在嵌入式電路板上的主要元件或者說所有的嵌入式電路板都能夠被分為主CPU、內(nèi)存、輸入／輸出及總線。　　想要知道嵌入式電路板上的主要組件是如何工作的，首先要知道這些組件包含什么以及為什么包含這些。嵌入式電路板中所有的組件，包括在馮·諾依曼體系結(jié)構(gòu)中介紹的都是由一些相互連接的基礎(chǔ)電子設(shè)備比如導線、電阻、電容、電感和二極管等組成的。這些元件同樣可以把電路板上的主要組件連接起來?？傮w來說，這些元件被分為有源器件和無源器件。簡而言之，無源器件包括導線、電阻器、電容器和電感器。這些器件只能接收或存儲能量。有源器件包括晶體管，二極管和集成電路等，它們可以輸送、接收或存儲能量。在某些情況下，有源器件能由無源器件組成。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    嵌入式硬件 PDF格式下載

---