出版時(shí)間:2010-11 出版社:清華大學(xué) 作者:沈立//肖儂//王志英 頁數(shù):98
前言
實(shí)驗(yàn)是計(jì)算機(jī)體系結(jié)構(gòu)課程教學(xué)的重要環(huán)節(jié)。通過完成相應(yīng)的實(shí)驗(yàn),學(xué)生不僅能夠更加深刻地理解該課程各個(gè)知識點(diǎn)所描述的理論和方法,還可以親身體會(huì)到如何進(jìn)行實(shí)現(xiàn)以及實(shí)現(xiàn)時(shí)所面臨的要點(diǎn)和難點(diǎn)。目前,進(jìn)行體系結(jié)構(gòu)實(shí)驗(yàn)主要有軟件模擬與硬件仿真兩種形式,雖然二者在功能上基本等效,但由于二者的抽象程度不同,它們所反映出的實(shí)現(xiàn)細(xì)節(jié)也不相同。例如在進(jìn)行cache子系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)時(shí),采用硬件仿真可以更加清晰地反映出有效位(ValidBit)、“臟”位(DinyBit)等控制信息所占用的存儲(chǔ)容量。此外,不少實(shí)驗(yàn)內(nèi)容涉及軟、硬兩方面的設(shè)計(jì)工作,即除了設(shè)計(jì)與實(shí)現(xiàn)必要的硬件模塊外,還必須實(shí)現(xiàn)對應(yīng)的軟件工具,以高效地對硬件模塊編程,例如指令擴(kuò)展等。因此,本書針對每一個(gè)實(shí)驗(yàn)內(nèi)容都分別給出了軟件模擬或硬件仿真或軟硬件協(xié)同設(shè)計(jì)的實(shí)驗(yàn)步驟。
內(nèi)容概要
考慮到完成實(shí)驗(yàn)的工作量,我們選擇32位dlx結(jié)構(gòu)的處理器作為實(shí)驗(yàn)對象,因?yàn)閐lx指令系統(tǒng)具有規(guī)整、簡潔等優(yōu)點(diǎn),且具有開源的模擬器和編譯器等軟件工具供大家使用。除了包含流水線、指令級并行、cache等經(jīng)典實(shí)驗(yàn)內(nèi)容外,本書還特別面向指令集的設(shè)計(jì)與優(yōu)化專門設(shè)計(jì)了實(shí)驗(yàn)。根據(jù)實(shí)驗(yàn)難度和工作量的不同,本書中列出的實(shí)驗(yàn)可分為兩個(gè)層次: 一是,與計(jì)算機(jī)體系結(jié)構(gòu)課程中處理器性能評價(jià)、指令系統(tǒng)、流水線等方面的教學(xué)內(nèi)容相對應(yīng)。具體實(shí)驗(yàn)內(nèi)容包括確定dlx處理器的指令系統(tǒng)和指令編碼方案,設(shè)計(jì)實(shí)現(xiàn)一個(gè)單流出的5級32位dlx整數(shù)流水線,并在fpga平臺(tái)上仿真。該流水線中沒有cache模塊,可以包含數(shù)據(jù)定向模塊。同時(shí),根據(jù)dlx指令系統(tǒng)修改開源的gcc編譯器,使之能夠生成可用的二進(jìn)制測試代碼。 二是,向在基礎(chǔ)實(shí)驗(yàn)中實(shí)現(xiàn)的5級dlx整數(shù)流水線中增加一些高級功能模塊,并在fpga平臺(tái)上仿真。這里的高級功能模塊包括計(jì)算機(jī)體系結(jié)構(gòu)課程中介紹的開發(fā)指令級并行和數(shù)據(jù)級并行的硬件機(jī)制、cache等,如dlx浮點(diǎn)流水線、記分牌算法、vliw技術(shù)、分支目標(biāo)緩沖器、simd指令擴(kuò)展等,它們都是提高流水線性能的經(jīng)典技術(shù)。
作者簡介
沈立,2003年在國防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院獲工學(xué)博士學(xué)位?,F(xiàn)任國防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院副教授,碩士生導(dǎo)師,長期從事計(jì)算機(jī)體系結(jié)構(gòu)專業(yè)的研究和教學(xué)工作,國家精品課程“計(jì)算機(jī)體系結(jié)構(gòu)”和“計(jì)算機(jī)原理”主講人之一。中國計(jì)算機(jī)學(xué)會(huì)會(huì)員,主要研究方向包括高性能微處
書籍目錄
第1章 處理器設(shè)計(jì)流程 1.1 設(shè)計(jì)定制 1.2 行為設(shè)計(jì) 1.3 物理設(shè)計(jì) 1.4 硅片出品 1.5 驗(yàn)證 1.6 實(shí)驗(yàn)內(nèi)容安排與組織 1.7 實(shí)驗(yàn)1:fastdlx模擬器的使用 1.7.1 簡要說明 1.7.2 實(shí)驗(yàn)?zāi)康摹 ?.7.3 實(shí)驗(yàn)工具和平臺(tái) 1.7.4 實(shí)驗(yàn)步驟 第2章 指令系統(tǒng) 2.1 cisc和risc 2.2 dlx指令系統(tǒng) 2.2.1 dlx的寄存器 2.2.2 dlx的數(shù)據(jù)表示 2.2.3 dlx的數(shù)據(jù)尋址方式 2.2.4 dlx的指令格式 2.2.5 dlx的操作 2.2.6 dlx的控制指令 2.2.7 dlx的浮點(diǎn)操作 2.3 指令系統(tǒng)的改進(jìn)和發(fā)展 2.4 實(shí)驗(yàn)2:dlx指令編碼的優(yōu)化 2.4.1 簡要說明 2.4.2 實(shí)驗(yàn)?zāi)康摹 ?.4.3 實(shí)驗(yàn)工具和平臺(tái) 2.4.4 實(shí)驗(yàn)步驟 2.5 實(shí)驗(yàn)3:dlx匯編器的設(shè)計(jì)與實(shí)現(xiàn) 2.5.1 簡要說明 2.5.2 實(shí)驗(yàn)?zāi)康摹 ?.5.3 實(shí)驗(yàn)工具和平臺(tái) 2.5.4 實(shí)驗(yàn)步驟 2.6 實(shí)驗(yàn)4:面向特定應(yīng)用的指令擴(kuò)展 2.6.1 簡要說明 2.6.2 實(shí)驗(yàn)?zāi)康摹 ?.6.3 實(shí)驗(yàn)工具和平臺(tái) 2.6.4 實(shí)驗(yàn)步驟 第3章 邏輯設(shè)計(jì) 3.1 硬件描述語言 3.2 電子設(shè)計(jì)自動(dòng)化 3.3 實(shí)驗(yàn)5:modelsim的使用 3.3.1 簡要說明 3.3.2 實(shí)驗(yàn)?zāi)康摹 ?.3.3 實(shí)驗(yàn)工具和平臺(tái) 3.3.4 實(shí)驗(yàn)步驟 3.4 實(shí)驗(yàn)6:寄存器文件的設(shè)計(jì)與實(shí)現(xiàn) 3.4.1 簡要說明 3.4.2 實(shí)驗(yàn)?zāi)康摹 ?.4.3 實(shí)驗(yàn)工具和平臺(tái) 3.4.4 實(shí)驗(yàn)步驟 3.5 實(shí)驗(yàn)7:存儲(chǔ)器模塊設(shè)計(jì)與實(shí)現(xiàn) 3.5.1 簡要說明 3.5.2 實(shí)驗(yàn)?zāi)康摹 ?.s.3 實(shí)驗(yàn)工具和平臺(tái) 3.5.4 實(shí)驗(yàn)步驟 第4章 流水線設(shè)計(jì) 4.1 dlx整數(shù)指令 4.2 dlx流水線 4.2.1 流水寄存器 4.2.2 取指段 4.2.3 譯碼段 4.2.4 執(zhí)行段 4.2.5 訪存段 4.2.6 寫回段 4.2.7 多路選擇器 4.3 改進(jìn)dlx流水線的性能 4.3.1 減少分支開銷 4.3.2 數(shù)據(jù)定向 4.4 實(shí)驗(yàn)8:dlx整數(shù)流水線的設(shè)計(jì)與實(shí)現(xiàn) 4.4.1 簡要說明 4.4.2 實(shí)驗(yàn)?zāi)康摹 ?.4.3 實(shí)驗(yàn)工具和平臺(tái) 4.4.4 實(shí)驗(yàn)步驟 4.5 實(shí)驗(yàn)9:數(shù)據(jù)定向邏輯的設(shè)計(jì)與實(shí)現(xiàn) 4.5.1 簡要說明 4.5.2 實(shí)驗(yàn)?zāi)康摹 ?.5.3 實(shí)驗(yàn)工具和平臺(tái) 4.5.4 實(shí)驗(yàn)步驟 第5章 高級dlx流水線設(shè)計(jì)實(shí)驗(yàn) 5.1 實(shí)驗(yàn)10:dlx浮點(diǎn)流水線 5.1.1 簡要說明 5.1.2 實(shí)驗(yàn)?zāi)康摹 ?.1.3 實(shí)驗(yàn)工具和平臺(tái) 5.1.4 實(shí)驗(yàn)步驟 5.2 實(shí)驗(yàn)11:支持動(dòng)態(tài)指令調(diào)度的記分牌算法 5.2.1 簡要說明 5.2.2 實(shí)驗(yàn)?zāi)康摹 ?.2.3 實(shí)驗(yàn)工具和平臺(tái) 5.2.4 實(shí)驗(yàn)步驟 5.3 實(shí)驗(yàn)12:超長指令字技術(shù) 5.3.1 簡要說明 5.3.2 實(shí)驗(yàn)?zāi)康摹 ?.3.3 實(shí)驗(yàn)工具和平臺(tái) 5.3.4 實(shí)驗(yàn)步驟 5.4 實(shí)驗(yàn)13:分支預(yù)測目標(biāo)緩沖(btb) 5.4.1 簡要說明 5.4.2 實(shí)驗(yàn)?zāi)康摹 ?.4.3 實(shí)驗(yàn)工具和平臺(tái) 5.4.4 實(shí)驗(yàn)步驟 5.5 實(shí)驗(yàn)14:simd指令擴(kuò)展 5.5.1 簡要說明 5.5.2 實(shí)驗(yàn)?zāi)康摹 ?.5.3 實(shí)驗(yàn)工具和平臺(tái) 5.5.4 實(shí)驗(yàn)步驟 5.6 實(shí)驗(yàn)15:cache設(shè)計(jì)與實(shí)現(xiàn) 5.6.1 簡要說明 5.6.2 實(shí)驗(yàn)?zāi)康摹 ?.6.3 實(shí)驗(yàn)工具和平臺(tái) 5.6.4 實(shí)驗(yàn)步驟 第6章 fpga相關(guān)工具 6.1 設(shè)計(jì)準(zhǔn)備 6.1.1 基本流程 6.1.2 ise的啟動(dòng)和配置 6.2 基于hdl語言設(shè)計(jì)輸入 6.2.1 創(chuàng)建新工程 6.2.2 完成hdl編寫 6.2.3 ise向?qū)赡K 6.3 設(shè)計(jì)仿真 6.3.1 添加測試激勵(lì) 6.3.2 仿真類型選擇 6.3.3 編譯xilinx仿真庫 6.4 系統(tǒng)生成及仿真 6.4.1 時(shí)序約束 6.4.2 IO配置 6.4.3 配置文件生成及后仿真 6.5 配置下載 參考文獻(xiàn)
章節(jié)摘錄
插圖:電路設(shè)計(jì)、版圖設(shè)計(jì)和流片是處理器的物理設(shè)計(jì)階段需要完成的三項(xiàng)任務(wù)。電路設(shè)計(jì)是用晶體管來實(shí)現(xiàn)HDL語言所描述的邏輯。在這個(gè)階段,主要關(guān)注的是對設(shè)計(jì)的時(shí)鐘頻率和功率的模擬,這時(shí)必須考慮晶體管的真實(shí)行為是什么,以及其行為如何隨制造技術(shù)的不同而改變。版圖設(shè)計(jì)階段應(yīng)確定組成電路設(shè)計(jì)的晶體管和導(dǎo)線的不同材料層的確切擺放位置。這個(gè)階段的核心工作是在最小的區(qū)域內(nèi)勾畫出所需要的電路,而且這個(gè)電路必須是可以制造出來的。版圖設(shè)計(jì)對電路的頻率和可靠性也有著很大的影響。物理設(shè)計(jì)的最后實(shí)現(xiàn)過程稱為流片。以前,當(dāng)完成版圖以后,設(shè)計(jì)人員會(huì)將所有需要的版圖復(fù)制到一個(gè)磁帶中,送到工廠以便開始制造過程。將磁帶送到工廠去,就稱為“去流片”?,F(xiàn)在,雖然可以簡單地通過計(jì)算機(jī)網(wǎng)絡(luò)對數(shù)據(jù)進(jìn)行復(fù)制,但是仍然繼續(xù)用“流片”這個(gè)名詞來描述物理設(shè)計(jì)的最后實(shí)現(xiàn)過程。
編輯推薦
《計(jì)算機(jī)體系結(jié)構(gòu)實(shí)驗(yàn)》特色:國內(nèi)第一門計(jì)算機(jī)體系結(jié)構(gòu)國家精品課程的實(shí)驗(yàn)教材,充分結(jié)合了作者在國防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院多年的教學(xué)、科研經(jīng)驗(yàn)和成果。實(shí)驗(yàn)覆蓋面廣,內(nèi)容豐富,有助于加深對計(jì)算機(jī)體系結(jié)構(gòu)知識以及軟件模擬、硬件仿真等方法的理解和掌握??勺x性好,語言簡練,深入淺出,通俗易懂。適合作為高校計(jì)算機(jī)專業(yè)本科生及研究生計(jì)算機(jī)體系結(jié)構(gòu)課程實(shí)驗(yàn)和實(shí)踐的教材。《計(jì)算機(jī)體系結(jié)構(gòu)實(shí)驗(yàn)》有豐富的配套資源,包括《計(jì)算機(jī)體系結(jié)構(gòu)》和《計(jì)算機(jī)體系結(jié)構(gòu)教學(xué)與習(xí)題指導(dǎo)》,PPT講稿和實(shí)驗(yàn)?zāi)M程序等。
圖書封面
評論、評分、閱讀與下載
計(jì)算機(jī)體系結(jié)構(gòu)實(shí)驗(yàn) PDF格式下載