數(shù)字邏輯電路分析與設(shè)計教程

內(nèi)容概要

　　《數(shù)字邏輯電路分析與設(shè)計教程》以數(shù)字邏輯為基礎(chǔ)，全面介紹了數(shù)字電路的基本理論、分析方法、綜合方法和實際應(yīng)用。本書共分8章，第1章介紹數(shù)制之間的轉(zhuǎn)換及常用的編碼；第2章介紹邏輯代數(shù)及邏輯化簡的基本方法；第3章介紹幾個常用的組合邏輯模塊的應(yīng)用；第4章和第5章介紹時序電路的分析、設(shè)計方法和中規(guī)模邏輯模塊的應(yīng)用；第6章介紹數(shù)／模和模／數(shù)轉(zhuǎn)換電路；第7章介紹可編程邏輯器件的原理及應(yīng)用；第8章介紹硬件描述語言vhdl，并以大量例題為背景進(jìn)行了介紹。每章后面附有相應(yīng)的習(xí)題。
　　《數(shù)字邏輯電路分析與設(shè)計教程》可作為高等學(xué)校通信、電氣、電子信息、計算機、自動化等專業(yè)的大學(xué)本科教材，也可供其他從事電子技術(shù)工作的工程技術(shù)人員參考。

書籍目錄

第1章數(shù)字電路基礎(chǔ)
1.1數(shù)字信號與數(shù)字電路
1.1.1數(shù)字信號
1.1.2數(shù)字電路
1.2數(shù)值
1.2.1各種進(jìn)制的表示
1.2.2各種進(jìn)制之間的轉(zhuǎn)換
1.3二值編碼
1.3.1帶符號數(shù)的表示
1.3.2常用的二—十進(jìn)制碼
1.3.3n位十進(jìn)制數(shù)的bcd碼表示及8421 bcd碼的加／減法
1.4邏輯關(guān)系
1.4.1基本邏輯關(guān)系
1.4.2復(fù)合邏輯關(guān)系
1.5邏輯關(guān)系與數(shù)字電路
習(xí)題1
第2章邏輯函數(shù)與組合電路基礎(chǔ)
2.1邏輯代數(shù)
2.1.1邏輯代數(shù)的基本公式
2.1.2邏輯代數(shù)的基本規(guī)則
2.1.3邏輯函數(shù)的公式法化簡
2.2邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.2.1最小項與最小項表達(dá)式
2.2.2最大項與最大項表達(dá)式
2.2.3最小項與最大項的關(guān)系
2.3卡諾圖及其化簡
2.3.1卡諾圖
2.3.2邏輯函數(shù)與卡諾圖
2.3.3用卡諾圖化簡邏輯函數(shù)
2.3.4對具有無關(guān)項的邏輯函數(shù)的化簡
2.4組合電路的設(shè)計基礎(chǔ)
2.4.1編碼器的設(shè)計
2.4.2譯碼器的設(shè)計
2.4.3數(shù)據(jù)選擇器的設(shè)計
2.4.4數(shù)值比較器的設(shè)計
2.4.52位加法器的設(shè)計
習(xí)題2
第3章組合邏輯電路設(shè)計
3.1集成邏輯電路的電氣特性
3.1.1集成電路的主要電氣指標(biāo)
3.1.2邏輯電路的輸出結(jié)構(gòu)
3.1.3芯片使用中注意的問題
3.1.4正、負(fù)邏輯極性
3.1.5常用門電路
3.2常用組合邏輯模塊
3.2.14位并行加法器
3.2.2數(shù)值比較器
3.2.3譯碼器
3.2.4數(shù)據(jù)選擇器
3.2.5總線收發(fā)器
3.3應(yīng)用實例
3.4險象與競爭
3.4.1險象的分類
3.4.2不考慮延遲時的電路輸出
3.4.3邏輯險象及其消除
3.4.4功能險象
3.4.5動態(tài)險象
習(xí)題3
第4章時序電路基礎(chǔ)
4.1集成觸發(fā)器
4.1.1基本rs觸發(fā)器
4.1.2鐘控rs觸發(fā)器
4.1.3d觸發(fā)器
4.1.4jk觸發(fā)器
4.2觸發(fā)器的應(yīng)用
4.2.1d 觸發(fā)器的應(yīng)用
4.2.2jk觸發(fā)器的應(yīng)用
4.2.3異步計數(shù)器
4.3同步時序邏輯電路
4.3.1時序邏輯電路的基本概念
4.3.2米里型電路的分析舉例
4.3.3莫爾型電路分析舉例
4.3.4自啟動
4.4集成計數(shù)器及其應(yīng)用
4.4.1集成計數(shù)器
4.4.2任意模計數(shù)器
4.4.3計數(shù)器的擴展
4.4.4集成計數(shù)器應(yīng)用舉例
4.5集成移位寄存器及其應(yīng)用
4.5.1集成移位寄存器
4.5.2移位型計數(shù)器
4.5.3移位寄存器在數(shù)據(jù)轉(zhuǎn)換中的應(yīng)用
習(xí)題4
第5章同步時序電路和數(shù)宇系統(tǒng)設(shè)計
5.1同步時序電路的基本設(shè)計方法
5.1.1原始狀態(tài)圖和狀態(tài)表的建立
5.1.2用觸發(fā)器實現(xiàn)狀態(tài)分配
5.1.3導(dǎo)出觸發(fā)器的激勵方程和輸出方程
5.2用“觸發(fā)器組合狀態(tài)法”設(shè)計同步時序邏輯電路
5.2.1寫出編碼狀態(tài)表
5.2.2化簡觸發(fā)器激勵函數(shù)的卡諾圖
5.2.3畫出邏輯圖，
5.3用“觸發(fā)器直接狀態(tài)法”設(shè)計同步時序邏輯電路
5.3.1觸發(fā)器狀態(tài)的直接分配
5.3.2做出邏輯次態(tài)表
5.3.3導(dǎo)出各觸發(fā)器的激勵方程和電路的輸出方程
5.3.4畫出邏輯圖
5.4同步時序電路中的時鐘偏移
5.4.1時鐘偏移現(xiàn)象
5.4.2時鐘偏移的后果
5.4.3防止時鐘偏移的方法
習(xí)題5第6章集成adc和dac的基本原理與結(jié)構(gòu)
6.1集成數(shù)模轉(zhuǎn)換器
6.1.1二進(jìn)制權(quán)電阻網(wǎng)絡(luò)dac
6.1.2二進(jìn)制t形電阻網(wǎng)絡(luò)dac
6.2dac的主要技術(shù)參數(shù)
6.2.1最小輸出電壓和滿量程輸出電壓
6.2.2分辨率
6.2.3轉(zhuǎn)換誤差和產(chǎn)生原因
6.2.4dac的建立時間
6.3集成模數(shù)轉(zhuǎn)換器
6.3.1adc的處理過程
6.3.2并行型adc
6.3.3逐次比較逼近型adc
6.3.4雙積分型adc
6.4adc的主要技術(shù)參數(shù)
習(xí)題6
第7章可編程邏輯器件及其應(yīng)用基礎(chǔ)
7.1pld的基本原理
7.1.1pld的基本組成
7.1.2pld的編程和陣列結(jié)構(gòu)
7.1.3pld的邏輯符號
7.2只讀存儲器
7.2.1rom的組成原理
7.2.2rom在組合邏輯設(shè)計中的應(yīng)用
7.3可編程邏輯陣列
7.3.1組合邏輯pla電路
7.3.2時序邏輯pla電路
習(xí)題7
第8章硬件描述語言基礎(chǔ)
8.1硬件描述語言概述
8.2vhdl語言描述數(shù)字系統(tǒng)的基本方法
8.2.1vhdl庫和包
8.2.2實體描述語句
8.2.3結(jié)構(gòu)體描述
8.3vhdl中的賦值、判斷和循環(huán)語句
8.3.1信號和變量的賦值語句
8.3.2if-else語句
8.3.3case語句
8.3.4loop語句
8.3.5next、exit語句
8.4進(jìn)程語句
8.5vhdl設(shè)計組合邏輯電路舉例
8.6vhdl設(shè)計時序邏輯電路舉例
8.6.1時鐘信號的描述
8.6.2觸發(fā)器的同步和非同步復(fù)位的描述
習(xí)題8
主要參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯電路分析與設(shè)計教程 PDF格式下載

---