數(shù)字邏輯與EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū)

內(nèi)容概要

　　《高等學(xué)校電子與通信工程類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材：數(shù)字邏輯與EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū)》是《數(shù)字邏輯與EDA設(shè)計(jì)》的配套用書(shū)?！陡叩葘W(xué)校電子與通信工程類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材：數(shù)字邏輯與EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū)》共分5章：第1章主要介紹自主研發(fā)的能完全滿(mǎn)足本課程實(shí)驗(yàn)需求的實(shí)驗(yàn)箱；第2章介紹基于實(shí)驗(yàn)箱的數(shù)字邏輯基本實(shí)驗(yàn)；第3章介紹基于實(shí)驗(yàn)箱的數(shù)字邏輯綜合實(shí)驗(yàn)；第4章介紹數(shù)字邏輯基礎(chǔ)設(shè)計(jì)、仿真及在實(shí)驗(yàn)箱上進(jìn)行驗(yàn)證；第5章介紹數(shù)字邏輯綜合設(shè)計(jì)、仿真及驗(yàn)證。書(shū)的最后還有T3個(gè)附錄，分別為ActelA3P030芯片資料、基于ActelA3P030的FPGA核心板引腳對(duì)應(yīng)表以及FPGA擴(kuò)展實(shí)驗(yàn)板設(shè)計(jì)說(shuō)明?！陡叩葘W(xué)校電子與通信工程類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材：數(shù)字邏輯與EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū)》適合計(jì)算機(jī)、信息、自動(dòng)化、電子專(zhuān)業(yè)的本科生、研究生及從事數(shù)字電路設(shè)計(jì)的工程人員使用。

書(shū)籍目錄

第1章 DIGILOGIC-2011實(shí)驗(yàn)箱 1.1 實(shí)驗(yàn)箱的性能特點(diǎn) 1.2 實(shí)驗(yàn)箱的技術(shù)指標(biāo) 1.3 實(shí)驗(yàn)箱介紹  1.3.1 實(shí)驗(yàn)箱的組成  1.3.2 實(shí)驗(yàn)箱及電路板外觀(guān)  1.3.3 實(shí)驗(yàn)箱的電路板標(biāo)注  1.3.4 數(shù)碼管電路模塊說(shuō)明  1.3.5 段式LED顯示驅(qū)動(dòng)板  1.3.6 FPGA擴(kuò)展實(shí)驗(yàn)板設(shè)計(jì) 1.4 實(shí)驗(yàn)箱使用說(shuō)明第2章 基于實(shí)驗(yàn)箱的數(shù)字邏輯實(shí)驗(yàn) 2.1 基本門(mén)電路  2.1.1 實(shí)驗(yàn)?zāi)康? 2.1.2 實(shí)驗(yàn)儀器及器件  2.1.3 實(shí)驗(yàn)原理  2.1.4 實(shí)驗(yàn)內(nèi)容  2.1.5 實(shí)驗(yàn)報(bào)告要求 2.2 門(mén)電路綜合實(shí)驗(yàn)  2.2.1 實(shí)驗(yàn)?zāi)康? 2.2.2 實(shí)驗(yàn)儀器及器件  2.2.3 實(shí)驗(yàn)內(nèi)容 2.3 組合邏輯電路  2.3.1 實(shí)驗(yàn)?zāi)康? 2.3.2 實(shí)驗(yàn)儀器及器件  3.3.3 實(shí)驗(yàn)內(nèi)容  2.3.4 實(shí)驗(yàn)報(bào)告要求 2.4 時(shí)序邏輯電路  2.4.1 實(shí)驗(yàn)?zāi)康? 2.4.2 實(shí)驗(yàn)儀器及器件  2.4.3 實(shí)驗(yàn)內(nèi)容  2.4.4 實(shí)驗(yàn)報(bào)告要求第3章 數(shù)字邏輯綜合實(shí)驗(yàn) 3.1 組合邏輯綜合實(shí)驗(yàn)  3.1.1 實(shí)驗(yàn)?zāi)康? 3.1.2 實(shí)驗(yàn)儀器及器件  3.1.3 實(shí)驗(yàn)內(nèi)容 3.2 時(shí)序邏輯綜合實(shí)驗(yàn)  3.2.1 實(shí)驗(yàn)?zāi)康? 3.2.2 實(shí)驗(yàn)儀器及器件  3.2.3 實(shí)驗(yàn)內(nèi)容第4章 數(shù)字邏輯基礎(chǔ)設(shè)計(jì)仿真及驗(yàn)證 4.1 基本門(mén)電路  4.1.1 實(shí)驗(yàn)?zāi)康? 4.1.2 實(shí)驗(yàn)環(huán)境及儀器  4.1.3 實(shí)驗(yàn)內(nèi)容  4.1.3 實(shí)驗(yàn)步驟  4.1.5 實(shí)驗(yàn)報(bào)告要求 4.2 組合邏輯電路  4.2.1 實(shí)驗(yàn)?zāi)康? 4.2.2 實(shí)驗(yàn)環(huán)境及儀器  4.3.3 實(shí)驗(yàn)內(nèi)容  4.2.4 實(shí)驗(yàn)步驟  4.2.5 實(shí)驗(yàn)報(bào)告要求 4.3 時(shí)序邏輯電路  4.3.1 實(shí)驗(yàn)?zāi)康? 4.3.2 實(shí)驗(yàn)環(huán)境及儀器  4.3.3 實(shí)驗(yàn)內(nèi)容  4.3.4 實(shí)驗(yàn)步驟  4.3.5 實(shí)驗(yàn)報(bào)告要求第5章 數(shù)字邏輯綜合設(shè)計(jì)仿真及驗(yàn)證 5.1 基于VerilogHDL的組合邏輯綜合實(shí)驗(yàn)  5.1.1 實(shí)驗(yàn)?zāi)康? 5.1.2 實(shí)驗(yàn)環(huán)境及儀器  5.1.3 實(shí)驗(yàn)內(nèi)容 5.2 基于VerilogHDL的時(shí)序邏輯綜合實(shí)驗(yàn)  5.2.1 實(shí)驗(yàn)?zāi)康? 5.2.2 實(shí)驗(yàn)環(huán)境及儀器  5.2.3 實(shí)驗(yàn)內(nèi)容附錄A ActeIA3P030芯片資料附錄B 基于ActeIA3P030的FPGA核心板引腳對(duì)應(yīng)表附錄C FPGA擴(kuò)展實(shí)驗(yàn)板設(shè)計(jì)說(shuō)明參考文獻(xiàn)

編輯推薦

“數(shù)字邏輯與EDA設(shè)計(jì)”課程的主要目的是使學(xué)生掌握設(shè)計(jì)數(shù)字邏輯電路必需的理論基礎(chǔ)和基本方法，將理論與實(shí)踐緊密結(jié)合是本課程的主要特點(diǎn)。編者長(zhǎng)期工作在教學(xué)、科研一線(xiàn)，隨著專(zhuān)業(yè)知識(shí)的不斷增加，積累了大量的經(jīng)驗(yàn)，現(xiàn)欲將這些經(jīng)驗(yàn)與更多的人分享，于是編寫(xiě)了這本實(shí)驗(yàn)指導(dǎo)書(shū)。    丁磊等編著的《數(shù)字邏輯與EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū)》是《數(shù)字邏輯與EDA設(shè)計(jì)》的配套用書(shū)，書(shū)中歸納了大量具有典型代表性的實(shí)驗(yàn)題目，并配有詳細(xì)的分析及實(shí)驗(yàn)步驟。在內(nèi)容上，既要完成經(jīng)典的數(shù)字邏輯電路的驗(yàn)證與設(shè)計(jì)，又要完成現(xiàn)代流行的利用EDA工具進(jìn)行的系統(tǒng)設(shè)計(jì)與驗(yàn)證；在難度上，既有最基本的簡(jiǎn)單驗(yàn)證實(shí)驗(yàn)，又有難度較高且較為實(shí)用的綜合設(shè)計(jì)實(shí)驗(yàn)，以引導(dǎo)學(xué)生熟練掌握工具去設(shè)計(jì)更為復(fù)雜的電路。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯與EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū) PDF格式下載

---