Verilog HDL高級(jí)數(shù)字設(shè)計(jì)

內(nèi)容概要

《Verilog HDL高級(jí)數(shù)字設(shè)計(jì)(第2版)(英文版)》依據(jù)數(shù)字集成電路系統(tǒng)工程開(kāi)發(fā)的要求與特點(diǎn)，利用Verilog HDL對(duì)數(shù)字系統(tǒng)進(jìn)行建模、設(shè)計(jì)與驗(yàn)證，對(duì)ASIC/FPGA系統(tǒng)芯片工程設(shè)計(jì)開(kāi)發(fā)的關(guān)鍵技術(shù)與流程進(jìn)行了深入講解，內(nèi)容包括：集成電路芯片系統(tǒng)的建模、電路結(jié)構(gòu)權(quán)衡、流水、多核微處理器、功能驗(yàn)證、時(shí)序分析、測(cè)試平臺(tái)、故障模擬、可測(cè)性設(shè)計(jì)、邏輯綜合、后綜合驗(yàn)證等集成電路系統(tǒng)的前后端工程設(shè)計(jì)與實(shí)現(xiàn)中的關(guān)鍵技術(shù)及設(shè)計(jì)案例。書(shū)中以大量設(shè)計(jì)實(shí)例敘述了集成電路系統(tǒng)工程開(kāi)發(fā)需遵循的原則、基本方法、實(shí)用技術(shù)、設(shè)計(jì)經(jīng)驗(yàn)與技巧。
《Verilog HDL高級(jí)數(shù)字設(shè)計(jì)(第2版)(英文版)》既可作為電子與通信、電子科學(xué)與技術(shù)、自動(dòng)控制、計(jì)算機(jī)等專(zhuān)業(yè)領(lǐng)域的高年級(jí)本科生和研究生的教材或參考資格，也可用于電子系統(tǒng)設(shè)計(jì)及數(shù)字集成電路設(shè)計(jì)工程師的專(zhuān)業(yè)技術(shù)培訓(xùn)。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    Verilog HDL高級(jí)數(shù)字設(shè)計(jì) PDF格式下載

---