數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)

前言

　　2004年秋天在“教育部電子信息科學(xué)與電氣信息類基礎(chǔ)課程教學(xué)指導(dǎo)分委會”的主持下，重新修訂了“數(shù)字電子技術(shù)基礎(chǔ)課程基本教學(xué)要求”?；疽笤俅螐?qiáng)調(diào)了本課程的性質(zhì)是“電子技術(shù)方面入門性質(zhì)的技術(shù)基礎(chǔ)課”。其任務(wù)在于“使學(xué)生獲得數(shù)字電子技術(shù)方面的基本知識、基本理論和基本技能，為深入學(xué)習(xí)數(shù)字電子技術(shù)及其在專業(yè)中的應(yīng)用打下基礎(chǔ)”。本書正是為適應(yīng)該基本教學(xué)要求而編寫的?！　‘?dāng)前，隨著數(shù)字技術(shù)的高速發(fā)展，開發(fā)數(shù)字系統(tǒng)的方法和用來實(shí)現(xiàn)這些方法的工具已經(jīng)發(fā)生了很大變化，但作為理論基礎(chǔ)的基本原理沒有改變。對于學(xué)生來說理解這些原理以便進(jìn)行應(yīng)用，其要求并未降低。就數(shù)字系統(tǒng)的硬件實(shí)現(xiàn)而言，標(biāo)準(zhǔn)中小規(guī)模數(shù)字集成電路已不再廣泛使用，然而，這些器件經(jīng)常還會以不同形式出現(xiàn)，這些電路對于研究數(shù)字系統(tǒng)基本構(gòu)成模塊的工作原理還具有重要意義。中小規(guī)模標(biāo)準(zhǔn)元件的接線及實(shí)驗(yàn)，在許多入門性的教學(xué)及基礎(chǔ)實(shí)驗(yàn)課程中仍占有重要位置。為此本書較為完整地保留了傳統(tǒng)數(shù)字邏輯電路教材的基礎(chǔ)內(nèi)容?！　W(xué)習(xí)數(shù)字邏輯電路課程，常使學(xué)生感覺到的一個難點(diǎn)是：除了利用以邏輯代數(shù)為基礎(chǔ)的規(guī)范方法(對組合邏輯電路按真值表—表達(dá)式—電路圖步驟進(jìn)行設(shè)計(jì)，對時序邏輯電路按狀態(tài)定義—狀態(tài)表—輸出和驅(qū)動方程—電路圖步驟進(jìn)行設(shè)計(jì))來進(jìn)行電路設(shè)計(jì)外，如何能利用現(xiàn)有的中規(guī)模器件來實(shí)現(xiàn)一些較為復(fù)雜的數(shù)字電路與系統(tǒng)。為增強(qiáng)學(xué)生的系統(tǒng)設(shè)計(jì)能力，本書的一個特點(diǎn)是：除一些常規(guī)的例題外，增加了一些實(shí)用性強(qiáng)、應(yīng)用廣泛、有一定難度的實(shí)例。例如，簡易鍵盤編碼電路、多位數(shù)字譯碼顯示、計(jì)算機(jī)輸入／輸出接口譯碼電路、數(shù)碼管動態(tài)顯示電路、BCD碼加法器、求兩數(shù)之差絕對值電路、BCD—二進(jìn)制代碼轉(zhuǎn)換電路、鍵盤掃描電路、串行加法器、串行累加器等。通過對這些實(shí)例的學(xué)習(xí)，除增強(qiáng)系統(tǒng)設(shè)計(jì)能力外，也有利于培養(yǎng)學(xué)生的邏輯思維能力。

內(nèi)容概要

　　本教材為江蘇省高等學(xué)校精品教材立項(xiàng)研究項(xiàng)目?！　”緯歉鶕?jù)原國家教育委員會批準(zhǔn)的電子技術(shù)基礎(chǔ)課程的基本要求編寫的。教材系統(tǒng)地介紹了數(shù)字邏輯電路的基本概念、基本理論、基本方法以及常用數(shù)字邏輯部件的功能和應(yīng)用。主要內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、常用組合邏輯功能器件、時序邏輯電路、常用時序邏輯功能器件、半導(dǎo)體存儲器和可編程邏輯器件、脈沖信號的產(chǎn)生與整形、數(shù)模和模數(shù)轉(zhuǎn)換。本教材將硬件描述語言的介紹滲透于各個章節(jié)?！　”窘滩睦碚撀?lián)系實(shí)際、循序漸進(jìn)、便于教學(xué)。全書敘述簡明，概念清楚；知識結(jié)構(gòu)合理，重點(diǎn)突出；深入淺出，通俗易懂，圖文并茂；例題、習(xí)題豐富，各章還配有復(fù)習(xí)思考題?！　”窘滩目晒└叩葘W(xué)校電氣信息類專業(yè)的本科生和研究生使用，也可供有關(guān)專業(yè)技術(shù)人員參考。

作者簡介

　　蔣立平，1955年生。江蘇省常州市人。1982年畢業(yè)于南京工學(xué)院無線電工程系，南京理工大學(xué)電子技術(shù)中心主任、教授。主持建設(shè)的南京理工大學(xué)“電子學(xué)”課程群。2004年被評為江蘇省優(yōu)秀課程群，主持建設(shè)的南京理工大學(xué)“數(shù)字邏輯電路”課程，2006年被評為江蘇省“一類精品課程”，主持建設(shè)的南京理工大學(xué)電工電子實(shí)驗(yàn)教學(xué)中心2007年被評為“江蘇省實(shí)驗(yàn)教學(xué)示范中心”。主編《數(shù)字電路》、《模擬電路和數(shù)字電路》等教材，其中《模擬電路與數(shù)字電路》為普通高等教育“十一五”國家級規(guī)劃教材。

書籍目錄

緒論第1章　數(shù)字邏輯基礎(chǔ)1.1　數(shù)制與數(shù)制轉(zhuǎn)換1.1.1　十進(jìn)制1.1.2　二進(jìn)制1.1.3　十六進(jìn)制和八進(jìn)制1.1.4　二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換1.1.5　二進(jìn)制數(shù)與十六進(jìn)制數(shù)及八進(jìn)制數(shù)之間的轉(zhuǎn)換1.2　幾種簡單的編碼1.2.1　二-十進(jìn)制（BCD碼）1.2.2　格雷碼1.2.3　奇偶校驗(yàn)碼1.2.4　字符數(shù)字碼1.3　算術(shù)運(yùn)算1.4　邏輯代數(shù)中的邏輯運(yùn)算1.4.1　基本邏輯運(yùn)算1.4.2　復(fù)合邏輯運(yùn)算1.4.3　正邏輯與負(fù)邏輯1.5　邏輯代數(shù)的基本定律和規(guī)則1.6　邏輯函數(shù)的標(biāo)準(zhǔn)形式1.6.1　常用的邏輯函數(shù)式1.6.2　函數(shù)的與或式和或與式1.6.3　最小項(xiàng)和最大項(xiàng)1.6.4　邏輯函數(shù)的標(biāo)準(zhǔn)與或式和標(biāo)準(zhǔn)或與式1.7　邏輯函數(shù)式與真值表1.8　邏輯函數(shù)的化簡1.8.1　公式化簡法1.8.2　卡諾圖化簡法1.8.3　不完全確定的邏輯函數(shù)及其化簡1.8.4　邏輯函數(shù)式化簡為其他形式1.8.5　奎恩—麥克拉斯基化簡法1.8.6　多輸出邏輯函數(shù)的化簡復(fù)習(xí)思考題習(xí)題第2章　邏輯門電路2.1　晶體管的開關(guān)特性2.2　分立元件門電路2.3　TTL門電路2.3.1　TTL與非門的電路結(jié)構(gòu)2.3.2　TTL與非門的電壓傳輸特性2.3.3　TTL與非門靜態(tài)輸入特性與輸出特性2.3.4　TTL與非門的動態(tài)特性2.3.5　其他類型的TTL門電路2.3.6　TTL數(shù)字集成電路2.4　其他類型雙極型數(shù)字集成電路2.4.1　ECL門電路2.4.2　I2L電路2.5　CMOS門電路2.5.1　CMOS反相器的電路結(jié)構(gòu)2.5.2　CMOS反相器的電壓傳輸特性和電流傳輸特性2.5.3　CMOS反相器的靜態(tài)輸入特性和輸出特性2.5.4　CMOS反相器的動態(tài)特性2.5.5　其他類型的CMOS門電路2.5.6　CMOS數(shù)字集成電路2.5.7　CMOS集成電路的主要特點(diǎn)和使用注意事項(xiàng)2.6　其他類型的MOS數(shù)字集成電路2.6.1　PMOS門電路2.6.2　NMOS門電路2.6.3　E2CMOS電路2.7　Bi-CMOS電路2.8　TTL與CMOS電路的接口復(fù)習(xí)思考題習(xí)題第3章　組合邏輯電路3.1　概述3.2　組合邏輯電路的分析3.3　組合邏輯電路的設(shè)計(jì)3.4　組合邏輯電路中的冒險3.4.1　功能冒險與消除方法3.4.2　邏輯冒險與消除方法3.5　可編程邏輯器件和VHDL概述3.5.1　VHDL基本結(jié)構(gòu)3.5.2　VHDL中的中間信號3.5.3　VHDL描述邏輯電路的進(jìn)程形式復(fù)習(xí)思考題習(xí)題VHDL編程設(shè)計(jì)題第4章　常用組合邏輯功能器件4.1　自頂向下的模塊化設(shè)計(jì)方法4.2　編碼器4.2.1　二進(jìn)制編碼器4.2.2　二-十進(jìn)制編碼器4.2.3　通用編碼器集成電路4.2.4　編碼器應(yīng)用舉例4.2.5　編碼器的VHDL描述4.3　譯碼器/數(shù)據(jù)分配器4.3.1　二進(jìn)制譯碼器4.3.2　二-十進(jìn)制譯碼器4.3.3　通用譯碼器集成電路4.3.4　數(shù)據(jù)分配器4.3.5　顯示譯碼器4.3.6　譯碼器應(yīng)用舉例4.3.7　譯碼器的VHDL描述4.4　數(shù)據(jù)選擇器4.4.1　數(shù)據(jù)選擇器的電路結(jié)構(gòu)4.4.2　通用數(shù)據(jù)選擇器集成電路4.4.3　數(shù)據(jù)選擇器應(yīng)用舉例4.4.4　數(shù)據(jù)選擇器的VHDL描述4.5　算術(shù)運(yùn)算電路4.5.1　基本加法器4.5.2　高速加法器4.5.3　通用加法器集成電路4.5.4　加法器應(yīng)用舉例4.5.5　加法器電路的VHDL描述4.6　數(shù)值比較器4.7　代碼轉(zhuǎn)換器4.7.1　BCD-二進(jìn)制碼轉(zhuǎn)換器4.7.2　通用BCD-二進(jìn)制和二進(jìn)制-BCD碼轉(zhuǎn)換器集成電路4.7.3　代碼轉(zhuǎn)換電路的VHDL描述4.8　數(shù)字系統(tǒng)設(shè)計(jì)舉例——算術(shù)邏輯單元復(fù)習(xí)思考題習(xí)題VHDL編程設(shè)計(jì)題第5章　時序邏輯電路5.1　概述5.2　鎖存器5.2.1　普通鎖存器5.2.2　門控鎖存器5.3　觸發(fā)器5.3.1　主從觸發(fā)器5.3.2　邊沿觸發(fā)器5.4　觸發(fā)器使用中的幾個問題5.4.1　觸發(fā)器邏輯功能的轉(zhuǎn)換5.4.2　觸發(fā)器的脈沖工作特性5.4.3　觸發(fā)器的合理選用及使用注意事項(xiàng)5.5　觸發(fā)器應(yīng)用舉例5.6　時序邏輯電路的分析與設(shè)計(jì)5.6.1　同步時序邏輯電路的分析5.6.2　異步時序邏輯電路的分析5.6.3　同步時序邏輯電路的設(shè)計(jì)5.6.4　有限狀態(tài)機(jī)的VHDL描述5.7　時序邏輯電路中的冒險5.7.1　異步時序邏輯電路中的冒險5.7.2　同步時序邏輯電路中的冒險5.7.3　消除時序邏輯電路冒險的方法復(fù)習(xí)思考題習(xí)題VHDL編程設(shè)計(jì)題第6章　常用時序邏輯功能器件6.1　計(jì)數(shù)器6.1.1　異步計(jì)數(shù)器6.1.2　同步計(jì)數(shù)器6.1.3　計(jì)數(shù)器應(yīng)用6.1.4　計(jì)數(shù)器的VHDL描述6.2　寄存器和移位寄存器6.2.1　寄存器6.2.2　移位寄存器6.2.3　移位寄存器應(yīng)用舉例6.2.4　移位寄存器型計(jì)數(shù)器6.2.5　移位寄存器的VHDL描述復(fù)習(xí)思考題習(xí)題VHDL編程設(shè)計(jì)題第7章　半導(dǎo)體存儲器和可編程邏輯器件7.1　概述7.2　半導(dǎo)體存儲器7.2.1　半導(dǎo)體存儲器概述7.2.2　只讀存儲器（ROM）7.2.3　隨機(jī)存取存儲器（RAM）7.3　可編程邏輯器件（PLD）7.3.1　PLD概述7.3.2　可編程陣列邏輯（PAL）7.3.3　通用陣列邏輯（GAL）7.3.4　復(fù)雜的可編程邏輯器件（CPLD）7.3.5　現(xiàn)場可編程門陣列（FPGA）7.3.6　PLD的開發(fā)過程復(fù)習(xí)思考題習(xí)題第8章　脈沖信號的產(chǎn)生與整形8.1　555集成定時器8.2　施密特觸發(fā)電路8.3　單穩(wěn)態(tài)觸發(fā)電路8.3.1　用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)電路8.3.2　用施密特觸發(fā)電路構(gòu)成單穩(wěn)態(tài)觸發(fā)電路8.3.3　集成單穩(wěn)態(tài)觸發(fā)電路8.3.4　單穩(wěn)態(tài)觸發(fā)電路的應(yīng)用8.3.5　單穩(wěn)態(tài)觸發(fā)電路的VHIDL描述8.4　多諧振蕩器8.4.1　用555定時器構(gòu)成多諧振蕩器8.4.2　用施密特觸發(fā)電路構(gòu)成多諧振蕩器8.4.3　石英晶體多諧振蕩器復(fù)習(xí)思考題習(xí)題第9章　數(shù)模和模數(shù)轉(zhuǎn)換9.1　D/A轉(zhuǎn)換器9.1.1　D/A轉(zhuǎn)換器的基本原理9.1.2　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器9.1.3　倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器9.1.4　集成D/A轉(zhuǎn)換器及主要技術(shù)參數(shù)9.2　A/D轉(zhuǎn)換器9.2.1　A/D轉(zhuǎn)換器的基本原理9.2.2　逐次逼近型A/D轉(zhuǎn)換器9.2.3　雙積分型A/D轉(zhuǎn)換器9.2.4　集成A/D轉(zhuǎn)換器及主要技術(shù)參數(shù)復(fù)習(xí)思考題習(xí)題參考文獻(xiàn)

章節(jié)摘錄

　　第2章　邏輯門電路　　邏輯門電路是指能完成一些基本邏輯功能的電子電路，簡稱門電路，它是構(gòu)成數(shù)字電路的基本單元電路。從生產(chǎn)工藝上看，門電路可分為分立元件門電路和集成門電路兩大類。分立元件門電路目前已很少采用，本章將主要介紹集成門電路。本章首先介紹晶體管的開關(guān)特性，然后著重討論目前廣泛使用的TTL和CMOS門電路的邏輯功能和電氣特性（主要是外部特性），并簡要地介紹其他類型的雙極型電路和MOS門電路，最后討論TTL和CMOS電路的接口?！　?.1　晶體管的開關(guān)特性　　數(shù)字集成電路按所用半導(dǎo)體器件的不同，可分為兩大類：一類是以雙極型晶體管為基本元件組成的集成電路，稱為雙極型數(shù)字集成電路，屬于這一類的有DTL（Diode Transistor Logic）、TTL（Transistor-Transistor Logic）和ECL（Emitter Coupled Logic）等電路；另一類是以MOS晶體管為基本元件組成的集成電路，稱為MOS型（或單極型）數(shù)字集成電路，屬于這一類的有NMOS（N—Channel Metal-Oxide-Semiconductor）和CMOS（Complement Metal-Oxide—Semiconductor）等電路?！　≡跀?shù)字電路中，經(jīng)常將半導(dǎo)體二極管、三極管和場效應(yīng)管作為開關(guān)元件使用，它們在電路中的工作狀態(tài)有時導(dǎo)通，有時截止，并能在信號的控制下進(jìn)行兩種狀態(tài)的轉(zhuǎn)換。這是一種非線性的大信號運(yùn)用。一個理想的開關(guān)，接通時阻抗應(yīng)為零，斷開時阻抗應(yīng)為無窮大，而這兩個狀態(tài)之間的轉(zhuǎn)換應(yīng)該是瞬間完成的。但實(shí)際上晶體管在導(dǎo)通時具有一定的內(nèi)阻，而截止時仍有一定的反向電流，又由于它本身具有惰性（如雙極型晶體管中存在著勢壘電容和擴(kuò)散電容，場效應(yīng)管中存在著極間電容），因此兩個狀態(tài)之間的轉(zhuǎn)換需要時間，轉(zhuǎn)換時間的長短反映了該器件開關(guān)速度的快慢。下面討論半導(dǎo)體二極管、三極管和MOS管的開關(guān)特性?！　?.半導(dǎo)體二極管的開關(guān)特性　　由于二極管具有單向?qū)щ娦?，所以在?shù)字電路中經(jīng)常把它當(dāng)做開關(guān)使用。正向運(yùn)用時，電阻很小，接近短路；反向運(yùn)用時，電阻很大，接近斷路。所以用它做開關(guān)是合適的。圖2.1是硅二極管的伏安特性曲線。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì) PDF格式下載

---