出版時間:2010-2 出版社:電子工業(yè) 作者:王劍宇 頁數(shù):292
Tag標簽:無
前言
在萬兆以太網(wǎng)、數(shù)據(jù)中心、高性能傳輸網(wǎng)絡(luò)等技術(shù)的推動下,電路的設(shè)計趨于高速化?! ∧壳笆袌錾吓c高速電路設(shè)計相關(guān)的書籍很多,但是很難找到由第一線工程師編寫的、立足于實踐,以討論高速設(shè)計為題材,結(jié)合實際工作中的案例,并加以輔助分析的書籍。本書作者長期在業(yè)界著名公司從事第一線的高速電路設(shè)計開發(fā)工作,積累了大量的設(shè)計經(jīng)驗,從實踐中精選出六十多個經(jīng)典案例,總結(jié)出兩百多項設(shè)計要點,精心編著成本書,希望通過本書,對業(yè)界朋友有所幫助?! ”緯畲蟮奶厣峭耆从谠O(shè)計實踐,基本不對復雜理論和公式進行討論,從實際工作的需要出發(fā),將設(shè)計中所需要考慮的要點配合案例,翔實地展現(xiàn)在讀者面前?! 膮⒖嘉墨I列表可知,本書參考的絕大多數(shù)文獻均來自器件資料,而電子設(shè)計工程師在選型和設(shè)計的過程中,面對最多的同樣也是器件資料。在本書中,作者對設(shè)計要點的探討,均圍繞實際工作中常用的器件而展開,以便于增強“實踐性”,避免給讀者造成云里霧里的感覺。 對于高速電路的初學者而言,即使擁有很好的理論知識,但在實際項目面前,卻往往感覺無從入手。以最簡單的電容為例,在實際設(shè)計中,設(shè)計者們都知道容值的選擇很重要,但往往容易忽略同樣重要的因素,如工作溫度、工作電壓、封裝形式,以及電容類型和成本,等等。小小的電容,最后可能是大問題的罪魁禍首,比如作者曾經(jīng)遇到電路上某高速芯片工作不穩(wěn)定,大量調(diào)試后發(fā)現(xiàn)芯片電源紋波較大,而紋波大的原因是給芯片供電的電源的去耦電容類型不對,將該電容的類型從Y5V替換為X7R,問題就解決了。所以,對于缺乏經(jīng)驗的初入門者,在設(shè)計階段因不知道應(yīng)考慮哪些因素或不能全面考慮各個因素而使設(shè)計存在大量潛在的缺陷,在調(diào)試階段又因不知道故障的本質(zhì)原因而無從入手。設(shè)計的質(zhì)量當然無法得到保證。 在高速電路設(shè)計領(lǐng)域,真正的高手能在電路設(shè)計中做到一版成功,減少失誤,節(jié)省研發(fā)費用。那么高手們是如何鍛煉而成的呢?一方面需要自己的勤奮實踐,另一方面更需要有“秘籍”。希望本書能成為高手們手中的一本秘籍。 全書分8章。 第1章從設(shè)計實例出發(fā),討論了高速電路與低速電路的區(qū)別,高速電路設(shè)計中需要著重考慮的要點,并簡單介紹了硬件開發(fā)的流程以及原理圖設(shè)計的要點。 第2章介紹了在高速電路設(shè)計中電阻、電容、電感、磁珠等器件的應(yīng)用?! 〉?章介紹了邏輯器件的選型,并詳細討論了對LVDS、LVPECL、CML等高速電平的應(yīng)用?! 〉?章介紹了電源設(shè)計的要點,結(jié)合實例,討論了對LDO、DC/DC電源電路的應(yīng)用,這一章還簡單介紹了電源架構(gòu)、電源管理、保險管選型等方面的內(nèi)容?! 〉?章介紹了高速電路設(shè)計中時序的分析和設(shè)計方法?! 〉?章介紹了復位電路與時鐘電路的應(yīng)用及設(shè)計方法?! 〉?章對高速電路設(shè)計中常用的SDRAM、DDR SDRAM、DDR2 SDRAM、ZBT SRAM、QDRII SRAM、Flash、EEPROM等存儲器件的應(yīng)用做了詳細的介紹?! 〉?章介紹了PCB設(shè)計中層疊結(jié)構(gòu)與阻抗的計算、信號完整性、電源完整性、EMC、防護、結(jié)構(gòu)與易用性、散熱、可測試性等方面的內(nèi)容?! ∪珪黧w內(nèi)容由王劍宇編寫。在本書的編寫過程中,查閱了大量的英文資料(參見參考文獻列表),由蘇穎負責對這些資料進行整理和翻譯,同時,蘇穎還負責對全書文字和插圖的編輯。全書由王劍宇統(tǒng)稿?! 「咚匐娐吩O(shè)計是一個不斷發(fā)展的領(lǐng)域,作者也在不斷學習的過程中,因此必然有不少新技術(shù)無法反映在本書中,同時,由于作者技術(shù)水平和實踐能力有限,書中錯誤之處難免,敬請讀者批評指正?! ”緯鴱臉?gòu)思到編寫完成,歷時一年有余,融合的卻是作者多年工作的教訓、心得和體會。本書反饋郵箱為:highspeeddesign@yahoo.cn,真誠地希望得到來自讀者的寶貴意見和建議?! ≡诒緯木帉戇^程中,參考了大量的中外文資料,同時,在作者技術(shù)領(lǐng)域的成長過程中,得到了眾多同事、朋友的大力幫助,在此,向這些資料的作者以及同事、朋友們表示真誠的感謝。由于日常工作繁忙,本書的編寫只能利用業(yè)余時間完成,在生活上,父母給予了理解和大力支持,特此向他們表示衷心的謝意?! ⊥鮿τ?,蘇穎 2009年10月
內(nèi)容概要
本書從設(shè)計實踐的角度出發(fā),介紹了在從事高速電路設(shè)計的工作中需要掌握的各項技術(shù)技能,并結(jié)合工作中的具體案例,強化了設(shè)計中的各項要點。 在本書的編寫過程中,作者避免了純理論的講述,而是結(jié)合設(shè)計實例敘述經(jīng)驗,將復雜的高速電路設(shè)計,用通俗易懂的語言陳述給讀者。本書覆蓋了高速電路設(shè)計所涉及的常用技術(shù),適用于電子設(shè)計專業(yè)的高年級學生,以及從事電路開發(fā)、測試的硬件工程師。
書籍目錄
第1章 概述 1.1 低速設(shè)計和高速設(shè)計的例子 【案例1-1】 簡化的存儲電路模塊 1.1.1 低速設(shè)計 1.1.2 高速設(shè)計 1.2 如何區(qū)分高速和低速 1.3 硬件設(shè)計流程 1.3.1 需求分析 1.3.2 概要設(shè)計 1.3.3 詳細設(shè)計 1.3.4 調(diào)試 1.3.5 測試 1.3.6 轉(zhuǎn)產(chǎn) 1.4 原理圖設(shè)計 第2章 高速電路中的電阻、電容、電感和磁珠的選型及應(yīng)用 2.1 電阻的應(yīng)用 2.1.1 與電阻相關(guān)的經(jīng)典案例 【案例2-1】 串聯(lián)電阻過大,導致板間告警失敗 【案例2-2】 電阻額定功率不夠造成的單板潛在缺陷 【案例2-3】 電阻在時序設(shè)計中的妙用 2.1.2 電阻應(yīng)用要點 2.2 電容的選型及應(yīng)用 2.2.1 與電容相關(guān)的經(jīng)典案例 【案例2-4】 電容失效導致低溫下硬盤停止工作 【案例2-5】 多次帶電插拔子板導致母板上鉭電容損壞 【案例2-6】 高速電路中電容應(yīng)用問題導致CPU工作不穩(wěn)定 2.2.2 高速電路設(shè)計中電容的作用及分析 【案例2-7】 交流耦合電容選擇不當引起數(shù)據(jù)幀出錯 【案例2-8】 利用0612封裝的電容增強濾波性能 【案例2-9】 LDO電源應(yīng)用中的濾波電容ESR問題 【案例2-10】 高頻電路中1F +0.01F是否能展寬低阻抗頻帶 2.2.3 高速電路設(shè)計常用電容及其應(yīng)用要點 【案例2-11】 陶瓷電容選型錯誤導致單板丟數(shù)據(jù)包 【案例2-12】 根據(jù)電路要求進行鉭電容選型 2.2.4 去耦電容和旁路電容 2.3 電感的選型及應(yīng)用 2.3.1 與電感相關(guān)的經(jīng)典案例 【案例2-13】 LC低通濾波導致輸出電源電壓紋波偏大 【案例2-14】 大電流通路PI型濾波造成電壓衰減 2.3.2 高速電路設(shè)計中電感的作用 2.3.3 高速電路設(shè)計常用電感及其應(yīng)用要點 2.4 磁珠的選型及應(yīng)用 2.4.1 磁珠的濾波機理 2.4.2 高速電路設(shè)計中磁珠的選型及其應(yīng)用要點 【案例2-15】 誤用磁珠造成過流保護電路失效 2.4.3 磁珠和電感的比較 第3章 高速電路中的邏輯器件選型及高速邏輯電平應(yīng)用 3.1 與邏輯器件相關(guān)的經(jīng)典案例 【案例3-1】 邏輯器件輸入端上拉太弱造成帶電插拔監(jiān)測功能失效 3.2 邏輯器件應(yīng)用要點 3.2.1 邏輯器件概要 【案例3-2】 邏輯器件驅(qū)動能力過強造成信號振鈴 【案例3-3】 同一型號邏輯器件的差異性造成PHY配置錯誤 3.2.2 邏輯器件參數(shù)介紹 3.2.3 邏輯器件功耗計算 3.2.4 邏輯器件熱插拔功能介紹 3.2.5 邏輯器件使用中注意事項的總結(jié) 3.3 高速邏輯電平應(yīng)用 3.3.1 高速邏輯電平概述 【案例3-4】 差分對走線附近信號分布不均衡造成電磁輻射 3.3.2 LVDS邏輯電平介紹及其應(yīng)用要點 【案例3-5】 空閑輸入引腳處理有誤導致FPGA檢測到錯誤輸入 3.3.3 LVPECL邏輯電平介紹及其應(yīng)用要點 3.3.4 CML邏輯電平介紹及其應(yīng)用要點 3.3.5 高速邏輯電平的比較 3.3.6 高速邏輯電平的互連及其應(yīng)用要點 第4章 高速電路中的電源設(shè)計 4.1 與電源相關(guān)的經(jīng)典案例 【案例4-1】 LDO輸出電源電平低于設(shè)置值 【案例4-2】 電源芯片欠壓保護電路導致上電時序不滿足設(shè)計的要求 【案例4-3】 多電源模塊并聯(lián)工作時的均壓措施 4.2 高速電路設(shè)計的電源架構(gòu) 4.2.1 集中式電源架構(gòu) 4.2.2 分布式電源架構(gòu) 4.3 高速電路電源分類及其應(yīng)用要點 4.3.1 LDO電源介紹及其應(yīng)用要點……第5章 高速電路中的時序設(shè)計第6章 高速電路中的復位、時鐘設(shè)計第7章 高速電路中的存儲器應(yīng)用與設(shè)計第8章 高速電路中的PCB及其完整性設(shè)計參考文獻
圖書封面
圖書標簽Tags
無
評論、評分、閱讀與下載