Verilog HDL程序設(shè)計(jì)與實(shí)踐

前言

目前，EDA技術(shù)已經(jīng)成為現(xiàn)代電子設(shè)計(jì)領(lǐng)域的基本手段，涵蓋印制電路板（PCB）設(shè)計(jì)、可編程邏輯器件開(kāi)發(fā)、專(zhuān)用集成芯片設(shè)計(jì)以及系統(tǒng)驗(yàn)證等諸多領(lǐng)域。硬件描述語(yǔ)言（HDL）是EDA技術(shù)中的一個(gè)重要組成部分，可應(yīng)用于除PCB設(shè)計(jì)外的各個(gè)領(lǐng)域。Verilog HDL語(yǔ)言為兩個(gè)主流HDL語(yǔ)言之一（另一個(gè)是VHDL語(yǔ)言），在全球范圍內(nèi)具有廣泛的用戶(hù)群，具有超過(guò)80％的行業(yè)覆蓋率。在美國(guó)，使用Verilog HDL進(jìn)行設(shè)計(jì)的工程師大約有10多萬(wàn)人，占HDL，設(shè)計(jì)行業(yè)工程師的90％左右，并有200多所大學(xué)開(kāi)設(shè)Verilog HDL語(yǔ)言的相關(guān)課程，包括斯坦福大學(xué)、卡內(nèi)基·梅隆大學(xué)這樣的著名高校。在中國(guó)，工業(yè)界大約有一半以上的工程師在使用Verilog HDL語(yǔ)言，并且這一比例還在快速上升；教育界有以夏宇聞老師為代表的各位前輩進(jìn)行了初期推廣，目前已具備較大的應(yīng)用規(guī)模。其實(shí)就學(xué)習(xí)難度而言，Verilog HDL語(yǔ)言要比VHDL簡(jiǎn)單得多。而且Verilog HDL語(yǔ)言和C語(yǔ)言語(yǔ)法風(fēng)格類(lèi)似，更容易被在校大學(xué)生和初學(xué)者接受。Verilog HDL語(yǔ)言的學(xué)習(xí)是一個(gè)實(shí)踐性很強(qiáng)的過(guò)程，如果直接上手去完成芯片設(shè)計(jì)，需要大量的資金和昂貴的成本，并面臨極大的風(fēng)險(xiǎn)，不僅對(duì)于大多數(shù)在校學(xué)生，甚于對(duì)工程師和企業(yè)而言都是無(wú)法承受的，因此可編程邏輯器件（CPLD、FPGA）就成為最好的學(xué)習(xí)和創(chuàng)新平臺(tái)。為了讓更多的在校學(xué)生和初學(xué)者更好地切近行業(yè)需求，同時(shí)為了改善高校教學(xué)內(nèi)容，Xilinx公司大學(xué)計(jì)劃（Xilinx公司是全球最大的可編程邏輯器件提供商）和上海智翔信息科技發(fā)展有限公司推出了一系列教材和相關(guān)課程。本書(shū)也是其中的一本，通過(guò)Xilinx公司的FPGA平臺(tái)來(lái)介紹基于Verilog HDL語(yǔ)言開(kāi)發(fā)的相關(guān)知識(shí)。

內(nèi)容概要

本書(shū)系統(tǒng)講解了Verilog HDL的基本語(yǔ)法和高級(jí)應(yīng)用技巧，對(duì)于每個(gè)知識(shí)點(diǎn)都按照開(kāi)門(mén)見(jiàn)山、自頂向下的方式來(lái)組織內(nèi)容，在介紹相關(guān)知識(shí)點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場(chǎng)景，讓讀者不僅掌握基本語(yǔ)法，還能夠獲得深層次理解。從結(jié)構(gòu)上講，本書(shū)以Verilog HDL的各方面開(kāi)發(fā)為主線(xiàn)，遵照硬件應(yīng)用系統(tǒng)開(kāi)發(fā)的基本步驟和思路進(jìn)行詳細(xì)講解，并穿插介紹ISE開(kāi)發(fā)工具的操作技巧與注意事項(xiàng)，具備很強(qiáng)的可讀性、指導(dǎo)性和實(shí)用性。        本書(shū)可作為通信、電子、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)的教材，也適合電子設(shè)計(jì)和開(kāi)發(fā)人員閱讀，特別適合系統(tǒng)學(xué)習(xí)Verilog HDL的工程師閱讀。本書(shū)也非常適合作為培訓(xùn)班的教材。

書(shū)籍目錄

第1章　EDA設(shè)計(jì)與Verilog　HDL語(yǔ)言概述　1.1　EDA設(shè)計(jì)概述　　1.1.1　EDA技術(shù)簡(jiǎn)介　　1.1.2　EDA與傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法　　1.1.3　可編程邏輯器件對(duì)EDA技術(shù)的要求　1.2　Verilog　HDL語(yǔ)言簡(jiǎn)介　　1.2.1　硬件描述語(yǔ)言說(shuō)明　　1.2.2　Verilog　HDL語(yǔ)言的歷史　　1.2.3　Verilog　HDL語(yǔ)言的能力　　1.2.4　Verilog　HDL和VHDL語(yǔ)言的比較　　1.2.5　Verilog　HDL和C語(yǔ)言的比較　1.3　Verilog　HDL語(yǔ)言的描述層次說(shuō)明　　1.3.1　Verilog　HDL語(yǔ)言描述能力綜述　　1.3.2　系統(tǒng)級(jí)和算法級(jí)建?！　?.3.3　RTL級(jí)建?！　?.3.4　門(mén)級(jí)和開(kāi)關(guān)級(jí)建?！?.4　基于Verilog　HDL語(yǔ)言的CPLD/FPGA開(kāi)發(fā)流程　1.5　Verilog　HDL語(yǔ)言的可綜合與仿真特性　　1.5.1　VerilogHDL語(yǔ)句的可綜合性說(shuō)明　　1.5.2　Verilog　HDL語(yǔ)句的仿真特性說(shuō)明　1.6　本章小結(jié)　1.7　思考題第2章　Verilog　HDL基礎(chǔ)與開(kāi)發(fā)平臺(tái)操作指南　2.1　Verilog　HDL程序開(kāi)發(fā)的必備知識(shí)　　2.1.1數(shù)字的表示形式　　2.1.2常用術(shù)語(yǔ)解釋　　2.1.3　Verilog　HDL程序的優(yōu)劣判斷指標(biāo)　2.2　Verilog　HDL程序設(shè)計(jì)模式　　2.2.1　　自頂向下的設(shè)計(jì)模式　　2.2.2層次、模塊化模式　　2.2.3　IP核的重用　2.3　Xilinx　Spartan　3E系列FPGA簡(jiǎn)介　　2.3.1　Spartan　3E系列FPGA簡(jiǎn)介　　2.3.2　Spartan　3E系列FPGA結(jié)構(gòu)說(shuō)明　2.4　ISE快速入門(mén)　　2.4.1　ISE操作基礎(chǔ)　　2.4.2　新建工程　　2.4.3　Verilog　HDL代碼的輸入與功能仿真　　2.4.4　Xilinx　IP核的使用　　2.4.5　用戶(hù)約束輸入　　2.4.6　綜合與實(shí)現(xiàn)　　2.4.7　器件配置　2.5　ModelSim快速入門(mén)　　2.5.1　ModelSim仿真軟件的安裝　　2.5.2　在ModelSim中指定Xilinx的仿真庫(kù)　　2.5.3　ModelSim的基本操作　2.6　本章小結(jié)　2.7　思考題第3章　Verilog　HDL程序結(jié)構(gòu)　3.1　程序模塊說(shuō)明　　3.1.1　Verilog　HDL模塊的概念　　3.1.2　模塊的基本結(jié)構(gòu)　　3.1.3　端口說(shuō)明　3.2　Verilog　HDL的層次化設(shè)計(jì)　　3.2.1　Verilog　HDL層次化設(shè)計(jì)的表現(xiàn)形式　　3.2.2　模塊例化　　3.2.3　參數(shù)映射　　3.2.4　在ISE中通過(guò)圖形化方式實(shí)現(xiàn)層次化設(shè)計(jì)　3.3　Verilog　HDL語(yǔ)言的描述形式　　3.3.1　結(jié)構(gòu)描述形式　　3.3.2　行為描述形式　　3.3.3　混合設(shè)計(jì)模式　3.4　本章小結(jié)　3.5　思考題第4章　Verilog　HDL語(yǔ)言基本要素　4.1　標(biāo)志符與注釋　　4.1.1　標(biāo)志符　　4.1.2　注釋　4.2　數(shù)字與邏輯數(shù)值　　4.2.1　邏輯數(shù)值　……第5章　面向綜合的行為描述語(yǔ)句第6章　面向驗(yàn)證和仿真的行為描述語(yǔ)句第7章　系統(tǒng)任務(wù)和編譯處理語(yǔ)句第8章　Verilog　HDL可綜合設(shè)計(jì)的難點(diǎn)解析第9章　高級(jí)邏輯設(shè)計(jì)思想與代碼風(fēng)格第10章　可綜合狀態(tài)機(jī)開(kāi)發(fā)實(shí)例第11章　常用邏輯的Verilog　HDL實(shí)現(xiàn)第12章　Xilinx硬核模塊的調(diào)用第13章　串口接口的Verilog　HDL設(shè)計(jì)參考文獻(xiàn)

章節(jié)摘錄

插圖：1.1 EDA設(shè)計(jì)概述 1.1.1 EDA技術(shù)簡(jiǎn)介 電子設(shè)計(jì)自動(dòng)化（Electronic DesignAutomation，EDA）是指利用計(jì)算機(jī)完成電子系統(tǒng)的設(shè)計(jì)，以計(jì)算機(jī)和微電子技術(shù)為先導(dǎo)，匯集了計(jì)算機(jī)圖形學(xué)、邏輯學(xué)、微電子工藝和結(jié)構(gòu)學(xué)以及計(jì)算數(shù)學(xué)等多種計(jì)算機(jī)應(yīng)用學(xué)科最新成果的先進(jìn)技術(shù)。簡(jiǎn)言之，EDA技術(shù)就是利用軟件程序和工具來(lái)設(shè)計(jì)并實(shí)現(xiàn)硬件產(chǎn)品。從20世紀(jì)60年代中期開(kāi)始，人們就在不斷研究各種計(jì)算機(jī)輔助設(shè)計(jì)（Computer AidedDesign，CAD）工具以提高電子設(shè)計(jì)人員的效率，主要是一些單獨(dú)的印制電路板（Printed CircuitBoard，PCB）軟件，用于布線(xiàn)設(shè)計(jì)、電路模擬、邏輯模擬、版圖的繪制等，從而將設(shè)計(jì)人員從大量煩瑣重復(fù)的計(jì)算和繪圖工作中解脫出來(lái)。20世紀(jì)80年代初，隨著集成電路規(guī)模的快速發(fā)展，CAD技術(shù)發(fā)展到計(jì)算機(jī)輔助工程（ComputerAided Engineering，CAE）技術(shù)，主要表現(xiàn)為設(shè)計(jì)工具和單元庫(kù)完備，具備原理圖輸入、編譯和連接、邏輯模擬、測(cè)試代碼生成、版圖自動(dòng)布局等功能。CAE軟件要針對(duì)產(chǎn)品開(kāi)發(fā)，按照設(shè)計(jì)、分析、生產(chǎn)、測(cè)試等劃分為多個(gè)階段，不同階段使用不同的軟件，每個(gè)軟件完成其中的一項(xiàng)工作，通過(guò)順序循環(huán)使用這些軟件，可完成設(shè)計(jì)的全過(guò)程。這一階段的重大事件還包括：CPLD、FPGA芯片的面市以及HDL語(yǔ)言的出現(xiàn)。

編輯推薦

《Verilog HDL程序設(shè)計(jì)與實(shí)踐》可作為通信、電子、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)的教材，也適合電子設(shè)計(jì)和開(kāi)發(fā)人員閱讀，特別適合系統(tǒng)學(xué)習(xí)Verilog HDL的工程師閱讀?！禫erilog HDL程序設(shè)計(jì)與實(shí)踐》也非常適合作為培訓(xùn)班的教材。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    Verilog HDL程序設(shè)計(jì)與實(shí)踐 PDF格式下載

---