片上可編程系統(tǒng)原理及應(yīng)用

前言

本書是作者在《EDA原理及應(yīng)用》教材的基礎(chǔ)上編寫的針對(duì)Xilinx可編程邏輯器件高級(jí)應(yīng)用的教材?，F(xiàn)在FPGA越來越被廣泛地應(yīng)用在各個(gè)領(lǐng)域中。Xilinx公司將專用的嵌入式處理器PowerPC硬核和Micro Blaze嵌入式處理器軟核嵌入到了FPGA芯片中。這種集成了嵌入式處理器的FPGA芯片被定義成FPGA的平臺(tái)。這種基于FPGA的嵌入式平臺(tái)提供了一個(gè)靈活的解決方案。在這個(gè)解決方案中，一個(gè)單FPGA芯片上提供了大量不同的IP軟核和硬核資源。這些固件和硬件可以在任何時(shí)間進(jìn)行升級(jí)。這種可編程的結(jié)構(gòu)特點(diǎn)，大大縮短了系統(tǒng)的開發(fā)時(shí)間，而同一平臺(tái)能應(yīng)用在很多領(lǐng)域，提高了平臺(tái)的資源復(fù)用率。片上可編程系統(tǒng)（System-On-a-Programmable Chip，SOPC）技術(shù)是Xilinx公司在繼FPGA設(shè)計(jì)技術(shù)后，又一重要的技術(shù)應(yīng)用成果。SOPC技術(shù)的推出對(duì)嵌入式系統(tǒng)設(shè)計(jì)技術(shù)產(chǎn)生了深遠(yuǎn)的影響。

內(nèi)容概要

　　《片上可編程系統(tǒng)原理及應(yīng)用》系統(tǒng)全面介紹了Xilinx公司的片上可編程系統(tǒng)的原理及一些典型應(yīng)用。全書共分7章，內(nèi)容包括SOPC設(shè)計(jì)導(dǎo)論、MicroBlaze處理器原理、PowerPC處理器原理、SOPC開發(fā)平臺(tái)結(jié)構(gòu)、SOPC描述規(guī)范、操作系統(tǒng)及板級(jí)支持包和基于EDK的設(shè)計(jì)流程。《片上可編程系統(tǒng)原理及應(yīng)用》所有資料來自Xilinx公司的技術(shù)手冊、文獻(xiàn)和應(yīng)用案例，充分反映了Xilinx公司片上可編程系統(tǒng)的最新技術(shù)和應(yīng)用成果，可以幫助讀者盡快掌握這一最新技術(shù)?！镀峡删幊滔到y(tǒng)原理及應(yīng)用》將片上可編程系統(tǒng)的基本原理和應(yīng)用相結(jié)合，易于讀者理解與自學(xué)?！　　镀峡删幊滔到y(tǒng)原理及應(yīng)用》可作為信息類專業(yè)大學(xué)本科高年級(jí)學(xué)生和研究生的教學(xué)參考用書，也可作為從事片上可編程系統(tǒng)設(shè)計(jì)的工程技術(shù)人員參考用書。

書籍目錄

第1章 SOPC設(shè)計(jì)導(dǎo)論1 1.1 SOPC概述1 1.1.1 軟核及硬核處理器1 1.1.2 SOPC技術(shù)的發(fā)展2 1.1.3 SOPC技術(shù)特點(diǎn)3 1.2 SOPC設(shè)計(jì)與優(yōu)化技術(shù)4 1.2.1 SOPC設(shè)計(jì)技術(shù)4 1.2.2 通用SOPC優(yōu)化技術(shù)6 1.2.3 專用SOPC優(yōu)化技術(shù)8 1.3 Xilinx的SOPC芯片10 1.3.1 Spartan-3系列FPGA10 1.3.2 Virtex-II Pro系列FPGA12 1.3.3 Virtex-4系列FPGA12 1.3.4 Virtex-5系列FPGA13 第2章 MicroBlaze處理器原理15 2.1 MicroBlaze處理器結(jié)構(gòu)15 2.1.1 MicroBlaze處理器結(jié)構(gòu)概述15 2.1.2 MicroBlaze處理器的寄存器20 2.1.3 MicroBlaze處理器的虛擬存儲(chǔ)器管理28 2.1.4 MicroBlaze處理器的事件及處理35 2.1.5 MicroBlaze處理器的指令和數(shù)據(jù)緩存39 2.1.6 MicroBlaze處理器的調(diào)試和跟蹤41 2.2 MicroBlaze信號(hào)接口42 2.2.1 PLB總線接口42 2.2.2 OPB總線接口44 2.2.3 LMB總線接口45 2.2.4 FSL接口46 2.2.5 XCL接口48 2.2.6 調(diào)試接口51 2.2.7 跟蹤接口51 2.3 MicroBlaze應(yīng)用二進(jìn)制接口53 2.3.1 堆棧規(guī)約53 2.3.2 存儲(chǔ)器模型54 2.3.3 中斷和異常句柄54 2.4 MicroBlaze指令集結(jié)構(gòu)55 2.4.1 MicroBlaze指令類型55 2.4.2 MicroBlaze指令集56 第3章 PowerPC處理器原理64 3.1 PowerPC處理器結(jié)構(gòu)64 3.1.1 PowerPC處理器體系結(jié)構(gòu)概述64 3.1.2 PowerPC軟件結(jié)構(gòu)概述67 3.1.3 PowerPC 寄存器68 3.2 PowerPC處理器I/O接口69 3.2.1 時(shí)鐘和電源管理接口70 3.2.2 CPU控制接口72 3.2.3 復(fù)位接口72 3.2.4 指令側(cè)的PLB接口73 3.2.5 數(shù)據(jù)側(cè)的PLB接口74 3.2.6 設(shè)備控制寄存器接口76 3.2.7 外部中斷控制器接口78 3.2.8 PPC405 JTAG調(diào)試端口79 3.2.9 調(diào)試接口80 3.2.10 跟蹤接口81 3.2.11 處理器版本寄存器接口82 3.2.12 額外的FPGA指定信號(hào)83 3.3 PowerPC處理器OCM控制器83 3.3.1 OCM控制器特點(diǎn)84 3.3.2 OCM控制器的操作85 3.3.3 OCM的編程模型86 3.4 PowerPC處理器APU控制器88 3.4.1 FCM指令處理89 3.4.2 APU控制器配置92 第4章 SOPC開發(fā)平臺(tái)結(jié)構(gòu)94 4.1 設(shè)計(jì)流程及EDK工具概述94 4.1.1 設(shè)計(jì)流程概述94 4.1.2 EDK工具概述95 4.1.3 工程建立和管理102 4.2 平臺(tái)產(chǎn)生器103 4.2.1 Platgen工具的命令格式103 4.2.2 加載路徑103 4.2.3 輸出文件104 4.2.4 存儲(chǔ)器的產(chǎn)生104 4.3 仿真模型產(chǎn)生器106 4.3.1 仿真庫106 4.3.2 CompXLib/CompEDKLib工具107 4.3.3 仿真模型107 4.3.4 Simgen命令格式108 4.3.5 輸出文件109 4.3.6 存儲(chǔ)器初始化109 4.4 庫產(chǎn)生器110 4.4.1 庫產(chǎn)生器命令的選擇項(xiàng)110 4.4.2 加載路徑110 4.4.3 輸出文件112 4.4.4 生成庫和驅(qū)動(dòng)113 4.4.5 中斷和中斷控制器115 4.4.6 XMDStub外設(shè)（MicroBlaze指定）115 4.4.7 STDIN和STDOUT外設(shè)115 4.5 虛擬平臺(tái)產(chǎn)生器115 4.5.1 VPgen命令選項(xiàng)116 4.5.2 輸出文件116 4.5.3 可使用的模型116 4.6 平臺(tái)規(guī)范工具117 4.6.1 PsfUtility命令選項(xiàng)117 4.6.2 MPD的創(chuàng)建117 4.6.3 PsfUtility的DRC檢查118 4.6.4 HDL外設(shè)定義119 4.7 版本管理工具131 4.8 比特流初始化軟件131 4.9 Flash存儲(chǔ)器編程132 4.9.1 支持的Flash硬件132 4.9.2 編程的先決條件133 4.9.3 編程對(duì)話框133 4.9.4 定制Flash編程134 4.9.5 可操作的特點(diǎn)和方法136 4.9.6 使用Flash存儲(chǔ)器137 4.10 GNU編譯器工具137 4.10.1 編譯器框架138 4.10.2 編譯器使用及選項(xiàng)138 4.10.3 MicroBlaze編譯器145 4.10.4 PowerPC編譯器151 4.11 GNU調(diào)試器154 4.11.1 GNU選項(xiàng)154 4.11.2 GDB調(diào)試流程154 4.11.3 MicroBlaze的GDB目標(biāo)154 4.11.4 PowerPC的GDB目標(biāo)155 4.11.5 控制臺(tái)模式155 4.12 Xilinx微處理器調(diào)試器156 4.12.1 XMD的使用157 4.12.2 連接命令選項(xiàng)160 4.12.3 XMD內(nèi)部TCL命令166 4.13 系統(tǒng)ACE文件產(chǎn)生器167 4.13.1 GenACE模型167 4.13.2 產(chǎn)生ACE文件169 第5章 SOPC描述規(guī)范173 5.1 微處理器硬件規(guī)范173 5.2 微處理器外設(shè)規(guī)范177 5.2.1 MPD語法177 5.2.2 總線接口181 5.2.3 IO接口181 5.2.4 選項(xiàng)181 5.2.5 參數(shù)184 5.2.6 端口185 5.2.7 保留參數(shù)186 5.2.8 保留的端口連接186 5.2.9 設(shè)計(jì)考慮189 5.3 外設(shè)分析命令191 5.4 黑盒定義192 5.5 微處理器軟件規(guī)范193 5.5.1 MSS關(guān)鍵字194 5.5.2 全局參數(shù)195 5.5.3 實(shí)例特定參數(shù)196 5.5.4 MDD/MLD特定參數(shù)197 5.5.5 OS特定參數(shù)197 5.5.6 處理器特定參數(shù)197 5.6 微處理器庫定義198 5.6.1 庫定義文件198 5.6.2 MLD格式規(guī)范199 5.6.3 MLD參數(shù)描述202 5.6.4 設(shè)計(jì)規(guī)則檢查204 5.6.5 庫產(chǎn)生204 5.7 微處理器驅(qū)動(dòng)定義204 5.8 Xilinx板描述格式207 5.8.1 XBD格式207 5.8.2 屬性命令208 5.8.3 本地參數(shù)命令及子屬性209 5.8.4 本地端口命令及子屬性209 5.8.5 使用IO_INTERFACE關(guān)聯(lián)IP210 5.8.6 使用IO_INTERFACE橋接IP211 第6章 操作系統(tǒng)及板級(jí)支持包212 6.1 Xilinx的微核212 6.1.1 標(biāo)準(zhǔn)C庫213 6.1.2 板級(jí)支持包215 6.1.3 Xilkernel核221 6.1.4 LibXil庫233 6.2 lwIP庫237 6.2.1 建立硬件系統(tǒng)238 6.2.2 建立軟件系統(tǒng)238 6.2.3 軟件API242 6.3 VxWorks操作系統(tǒng)的板級(jí)支持包244 6.3.1 概述244 6.3.2 使用XPS產(chǎn)生VxWorks6.5 BSP245 6.3.3 VxWorks6.5 BSP246 6.3.4 引導(dǎo)VxWorks250 6.3.5 緩存、MMU和FPU256 6.4 Linux操作系統(tǒng)下的板級(jí)支持包257 6.4.1 概述257 6.4.2 開始Linux258 6.4.3 從XPS創(chuàng)建BSP259 6.4.4 Linux核配置261 6.4.5 Linux設(shè)備參考270 第7章 基于EDK的設(shè)計(jì)流程273 7.1 工程的建立273 7.1.1 使用BSP向?qū)?73 7.1.2 新建工程的結(jié)構(gòu)分析277 7.1.3 工程的下載279 7.2 添加IP到硬件設(shè)計(jì)279 7.2.1 打開工程279 7.2.2 添加和配置GPIO外設(shè)280 7.2.3 產(chǎn)生外部GPIO連接282 7.2.4 添加軟件程序并編譯283 7.2.5 設(shè)計(jì)驗(yàn)證283 7.3 添加定制的IP到系統(tǒng)285 7.3.1 打開工程285 7.3.2 產(chǎn)生外設(shè)模板285 7.3.3 創(chuàng)建外設(shè)289 7.3.4 添加和連接外設(shè)291 7.3.5 設(shè)計(jì)驗(yàn)證293 7.4 編寫應(yīng)用程序294 7.4.1 添加BRAM控制器和BRAM294 7.4.2 更新軟件應(yīng)用程序295 7.4.3 分析目標(biāo)文件296 7.4.4 設(shè)計(jì)驗(yàn)證298 7.5 使用SDK工具299 7.5.1 添加定時(shí)器和中斷控制器299 7.5.2 創(chuàng)建SDK軟件工程301 7.5.3 編寫中斷句柄303 7.5.4 添加連接腳本304 7.5.5 驗(yàn)證操作304 7.6 設(shè)計(jì)的軟件和硬件調(diào)試307 7.6.1 打開工程308 7.6.2 例化ChipScope核308 7.6.3 啟動(dòng)軟件調(diào)試器309 7.6.4 啟動(dòng)ChipScope Pro硬件調(diào)試器311 7.6.5 執(zhí)行H/S驗(yàn)證312

章節(jié)摘錄

插圖：Virtex-5系列可提供FPGA市場中最新最強(qiáng)大的功能。Virtex-5系列采用第二代ASMBL列式架構(gòu)，包含五種截然不同的平臺(tái)（子系列），比此前任何FPGA系列提供的選擇范圍都大。每種平臺(tái)都包含不同的功能配比，以滿足諸多高級(jí)邏輯設(shè)計(jì)的需求。Virtex-5系列包含LX、LXT、SXT、TXT和FXT、五個(gè)平臺(tái)。Virtex-5 LX主要用于高性能通用邏輯應(yīng)用。Virtex-5 LXT、主要用于具有高級(jí)串行連接功能的高性能邏輯。Virtex-5 SXT主要用于具有高級(jí)串行連接功能的高性能信號(hào)處理應(yīng)用。Virtex-5 TXT主要用于具有雙密度高級(jí)串行連接功能的高性能系統(tǒng)。Virtex-5 FXT主要用于具有高級(jí)串行連接功能的高性能嵌入式系統(tǒng)。Virtex-5系列的FPGA芯片采用了下列技術(shù)。（1）跨平臺(tái)兼容性，LXT、SXT和FXT器件使用可調(diào)穩(wěn)壓器，同樣封裝中引腳兼容。（2）最先進(jìn)的最佳利用率高性能FPGA架構(gòu)，其中包括真6輸入查找表（LUT）技術(shù)，雙5-LUT選項(xiàng)，改進(jìn)的布線減少了中間連線，64位分布式RAM選項(xiàng)，SRL3z／雙SRLl6選項(xiàng)。（3）強(qiáng)大的時(shí)鐘管理模塊（CMT）時(shí)鐘控制技術(shù)，其中包括具有零延遲緩沖、頻率綜合和時(shí)鐘相移功能的數(shù)字時(shí)鐘管理器模塊，具有輸入抖動(dòng)濾波、零延遲緩沖、頻率綜合和相位匹配時(shí)鐘分頻功能的PLL模塊。

編輯推薦

《片上可編程系統(tǒng)原理及應(yīng)用》：Xilinx大學(xué)計(jì)劃指定教材《片上可編程系統(tǒng)原理及應(yīng)用》適合作為高等院校信息類專業(yè)本科高年級(jí)學(xué)生和研究生的教材，也可供從事片上可編程系統(tǒng)設(shè)計(jì)及應(yīng)用的工程技術(shù)人員學(xué)習(xí)參考。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    片上可編程系統(tǒng)原理及應(yīng)用 PDF格式下載

---