SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真

內(nèi)容概要

　　《SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真：Mentor Expedition Enterprise Flow 高級(jí)應(yīng)用指南》重點(diǎn)基于Mentor Expedition Enterprise Flow設(shè)計(jì)平臺(tái)，介紹了SiP設(shè)計(jì)與仿真的全流程。特別對鍵合線（Wire Bonding）、芯片堆疊（Die Stacks）、腔體（Cavity）、倒裝焊（Flip Chip）及重分布層（RDL）、埋入式無源元件（Embedded Passive Component）、參數(shù)化射頻電路（RF）、多版圖項(xiàng)目管理、多人實(shí)時(shí)協(xié)同設(shè)計(jì)（Xtreme）、3D實(shí)時(shí)DRC等最新的SiP設(shè)計(jì)技術(shù)及方法做了詳細(xì)的闡述。在本書的最后一章介紹了SiP仿真技術(shù)，并通過實(shí)例闡述了SiP的仿真方法?！　”緯m合SiP設(shè)計(jì)用戶、封裝及MCM設(shè)計(jì)用戶，PCB設(shè)計(jì)的高級(jí)用戶，所有對SiP技術(shù)感興趣的設(shè)計(jì)者和課題領(lǐng)導(dǎo)者，以及尋求系統(tǒng)小型化、低功耗、高性能解決方案的科研工作者。

書籍目錄

目    錄第1章  Mentor公司SiP設(shè)計(jì)仿真平臺(tái) 11.1  從Package到SiP的發(fā)展 11.2  Mentor公司SiP技術(shù)的發(fā)展 41.3  Mentor SiP設(shè)計(jì)與仿真平臺(tái) 51.3.1  平臺(tái)簡介 51.3.2  原理圖輸入 61.3.3  系統(tǒng)設(shè)計(jì)協(xié)同 61.3.4  SiP版圖設(shè)計(jì) 71.3.5  信號(hào)完整性和電源完整性仿真 101.3.6  熱分析仿真 111.3.7  Mentor SiP設(shè)計(jì)仿真平臺(tái)的優(yōu)勢和先進(jìn)性 111.4  在Mentor SiP平臺(tái)中完成的項(xiàng)目介紹 12第2章  封裝基礎(chǔ)知識(shí) 132.1  封裝的定義與功能 132.2  封裝技術(shù)的演變與發(fā)展 142.3  SiP及其相關(guān)技術(shù) 162.3.1  SiP技術(shù)的出現(xiàn) 162.3.2  SoC與SiP 172.3.3  SiP相關(guān)的技術(shù) 182.4  封裝市場發(fā)展 212.5  封裝廠家 232.5.1  傳統(tǒng)封裝廠家 232.5.2  不同領(lǐng)域的SiP封裝企業(yè) 242.6  裸芯片提供商 25第3章  SiP生產(chǎn)流程 273.1  BGA—主流的SiP封裝形式 273.2  SiP 封裝生產(chǎn)流程 293.3  SiP封裝的三要素 31第4章  新興封裝技術(shù) 334.1  TSV（硅通孔）技術(shù) 334.1.1  TSV介紹 334.1.2  TSV技術(shù)特點(diǎn) 344.1.3  TSV的應(yīng)用領(lǐng)域和前景 364.2  IPD（Integrated Passive Device）技術(shù) 374.2.1  IPD介紹 374.2.2  IPD的優(yōu)勢 384.3  PoP（Package on Package）技術(shù) 394.3.1  3D SiP的局限性 394.3.2  PoP的應(yīng)用 394.3.3  PoP設(shè)計(jì)的重點(diǎn) 414.4  代表電子產(chǎn)品（蘋果A4處理器） 42第5章  SiP設(shè)計(jì)與仿真流程 455.1  SiP的設(shè)計(jì)與仿真流程 455.2  Mentor環(huán)境中的設(shè)計(jì)與仿真流程 475.2.1  庫的建立 475.2.2  原理圖設(shè)計(jì) 485.2.3  版圖設(shè)計(jì) 485.2.4  設(shè)計(jì)仿真 50第6章  中心庫的建立及管理 526.1  中心庫的結(jié)構(gòu) 526.2  Dashboard介紹 536.3  原理圖符號(hào)庫的建立 546.4  裸芯片Cell庫的建立 596.4.1  創(chuàng)建裸芯片Padstack 596.4.2  創(chuàng)建裸芯片Cell 606.5  BGA Cell庫的建立 636.5.1  創(chuàng)建BGA Padstack 636.5.2  手工創(chuàng)建BGA Cell 646.5.3  使用Die Wizard創(chuàng)建BGA Cell 676.5.4  LP Wizard專業(yè)建庫工具 686.6  Part庫的建立 686.7  通過Part創(chuàng)建Cell 71第7章  原理圖輸入 737.1  網(wǎng)表輸入 737.2  基本原理圖輸入 757.2.1  啟動(dòng)DxDesigner 757.2.2  新建項(xiàng)目 807.2.3  設(shè)計(jì)檢查 847.2.4  設(shè)計(jì)規(guī)則設(shè)置 857.2.5  設(shè)計(jì)打包Package 857.2.6  輸出Partlist 887.2.7  原理圖中文輸入 897.2.8  進(jìn)入版圖設(shè)計(jì)環(huán)境 907.3  基于DxDataBook的原理圖輸入 917.3.1  DxDataBook介紹 917.3.2  DxDataBook使用 927.3.3  元器件屬性的校驗(yàn)和更新 95第8章  多版圖項(xiàng)目管理與原理圖多人協(xié)同設(shè)計(jì) 978.1  多版圖項(xiàng)目管理 978.1.1  SiP與PCB協(xié)同設(shè)計(jì)的需求 978.1.2  多版圖項(xiàng)目設(shè)計(jì)流程 988.2  原理圖多人協(xié)同設(shè)計(jì) 1008.2.1  協(xié)同設(shè)計(jì)的思路 1008.2.2  原理圖多人協(xié)同設(shè)計(jì)的操作方法 101第9章  版圖的創(chuàng)建與設(shè)置 1059.1  創(chuàng)建版圖模板 1059.1.1  版圖模板定義 1059.1.2  創(chuàng)建SiP版圖模板 1069.2  創(chuàng)建版圖項(xiàng)目 1139.2.1  創(chuàng)建SiP項(xiàng)目 1139.2.2  進(jìn)入版圖設(shè)計(jì)環(huán)境 1149.3  版圖相關(guān)設(shè)置與操作 1169.3.1  版圖License控制介紹 1169.3.2  鼠標(biāo)操作方法 1189.3.3  三種常用操作模式 1209.3.4  顯示控制 Display Control 1249.3.5  編輯控制 Editor Control 1299.3.6  參數(shù)設(shè)置 Setup Parameters 1369.4  版圖布局 1369.4.1  元器件布局 1379.4.2  網(wǎng)絡(luò)自動(dòng)優(yōu)化 1399.5  版圖中直接查看原理圖-eDxD View 1399.6  版圖中文輸入 140第10章  約束規(guī)則管理 14310.1  CES約束編輯系統(tǒng) 14310.2  方案Scheme 14510.2.1  創(chuàng)建方案Scheme 14510.2.2  在版圖設(shè)計(jì)中應(yīng)用Scheme 14610.3  定義基板的層疊及其物理參數(shù) 14710.4  網(wǎng)絡(luò)類規(guī)則 Net Class 14810.4.1  創(chuàng)建網(wǎng)絡(luò)類并指定網(wǎng)絡(luò)到網(wǎng)絡(luò)類 14810.4.2  定義網(wǎng)絡(luò)類規(guī)則 14910.5  間距規(guī)則 Clearance 15010.5.1  間距規(guī)則的創(chuàng)建與設(shè)置 15010.5.2  通用間距規(guī)則 15210.5.3  網(wǎng)絡(luò)類到網(wǎng)絡(luò)類間距規(guī)則 15210.6  約束類 Constraint Class 15410.6.1  新建約束類并指定網(wǎng)絡(luò)到約束類 15410.6.2  電氣約束分類 15410.6.3  編輯約束組 15710.7  CES和版圖數(shù)據(jù)交互 159第11章  Wire Bonding設(shè)計(jì) 16011.1  Wire Bonding概述 16011.2  Bond Wire 模型 16211.2.1  Bond Wire模型定義 16211.2.2  Bond Wire模型參數(shù) 16611.3  Wire Bonding工具欄及其應(yīng)用 16711.3.1  手動(dòng)添加Bond Wire 16811.3.2  移動(dòng)及旋轉(zhuǎn)Bond Pad 16811.3.3  自動(dòng)添加Bond Wire及Power Ring 16911.3.4  Bond Wire規(guī)則設(shè)置 17111.3.5  實(shí)時(shí)Bond Wire編輯器Wire Model Editor 179第12章  腔體及芯片堆疊設(shè)計(jì) 18412.1  腔體Cavity 18412.1.1  腔體的定義 18412.1.2  腔體的創(chuàng)建 18612.1.3  將芯片放置到腔體中 18812.1.4  在腔體中鍵合 18912.1.5  埋入式腔體設(shè)計(jì)及將分立器件埋入基板 19012.2  芯片堆疊 19312.2.1  芯片堆疊的概念 19312.2.2  芯片堆疊的創(chuàng)建 19512.2.3  并排堆疊芯片 19712.2.4  調(diào)整堆疊中芯片的相對位置 19812.2.5  芯片堆疊的鍵合 199第13章  FlipChip及RDL設(shè)計(jì) 20113.1  FlipChip的概念及特點(diǎn) 20113.2  RDL的概念 20213.3  RDL設(shè)計(jì) 20313.3.1  Bare Die及RDL庫的建立 20313.3.2  RDL原理圖設(shè)計(jì) 20613.3.3  RDL版圖設(shè)計(jì) 20613.4  FlipChip設(shè)計(jì) 21113.4.1  FlipChip原理圖設(shè)計(jì) 21113.4.2  FlipChip版圖設(shè)計(jì) 212第14章  布線與敷銅 21814.1  布線 21814.1.1  布線綜述 21814.1.2  手工布線 21914.1.3  Plow布線模式 21914.1.4  Gloss平滑模式 22114.1.5  固定Fix和鎖定Lock 22114.1.6  層的切換 22214.1.7  移動(dòng)導(dǎo)線和過孔 22314.1.8  電路復(fù)制 22414.1.9  半自動(dòng)布線 22614.1.10  自動(dòng)布線 22614.1.11  差分對布線 22814.1.12  長度控制布線 23114.2  敷銅 23614.2.1  敷銅定義 23614.2.2  敷銅設(shè)置 23614.2.3  繪制敷銅形狀 24014.2.4  修改敷銅形狀 24214.2.5  生成負(fù)片敷銅 24314.2.6  刪除敷銅數(shù)據(jù) 24414.2.7  檢驗(yàn)敷銅數(shù)據(jù) 244第15章  埋入式電阻、電容設(shè)計(jì) 24615.1  埋入元器件技術(shù)的發(fā)展 24615.1.1  分立式埋入技術(shù) 24615.1.2  平面式埋入技術(shù) 24715.2  埋入式電阻、電容的工藝和材料 24815.2.1  埋入式電阻電容的工藝Processes 24915.2.2  埋入式電阻、電容的材料Materials 25415.2.3  電阻材料的非線性特征 25815.3  電阻、電容自動(dòng)綜合 25915.3.1  自動(dòng)綜合前的準(zhǔn)備 25915.3.2  電阻自動(dòng)綜合 26215.3.3  電容自動(dòng)綜合 265第16章  RF射頻電路設(shè)計(jì) 26916.1  RF SiP技術(shù) 26916.2  Mentor RF設(shè)計(jì)流程 27016.3  RF原理圖設(shè)計(jì) 27016.3.1  RF元器件庫的配置 27016.3.2  RF原理圖工具欄 27216.3.3  RF原理圖設(shè)計(jì) 27616.4  原理圖與版圖RF參數(shù)的相互傳遞 27816.5  RF版圖設(shè)計(jì) 28116.5.1  RF版圖工具箱 28116.5.2  RF單元的3種類型 28316.5.3  Meander添加及編輯 28416.5.4  RF Control Pane 28716.5.5  創(chuàng)建用戶自定義的RF 形狀 28716.5.6  RF Via 28816.5.7  RF Group 29016.5.8  其他RF編輯功能 29116.6  和RF仿真工具連接并傳遞數(shù)據(jù) 29416.6.1  連接RF仿真工具 29416.6.2  版圖RF數(shù)據(jù)傳遞 29516.6.3  原理圖RF數(shù)據(jù)傳遞 296第17章  版圖實(shí)時(shí)協(xié)同設(shè)計(jì) 29817.1  版圖實(shí)時(shí)協(xié)同設(shè)計(jì)技術(shù)Xtreme 29817.2  實(shí)時(shí)協(xié)同軟件的配置 29917.3  啟動(dòng)Xtreme實(shí)時(shí)協(xié)同設(shè)計(jì) 301第18章  3D實(shí)時(shí)DRC檢查 30518.1  Wire Model Editor 3D實(shí)時(shí)顯示及DRC檢查 30518.1.1  Wire Model Editor 3D實(shí)時(shí)顯示 30518.1.2  Wire Model Editor 3D實(shí)時(shí)DRC檢查 30818.2  3D Viewer實(shí)時(shí)顯示及DRC檢查 30918.2.1  3D Viewer概述 30918.2.2  3D Viewer實(shí)時(shí)查看 31118.2.3  3D模擬SiP生產(chǎn)加工全流程 31218.2.4  導(dǎo)入3D結(jié)構(gòu)設(shè)計(jì)數(shù)據(jù) 31418.2.5  3D Viewer實(shí)時(shí)DRC 317第19章  設(shè)計(jì)檢查 31919.1  Online DRC 31919.2  Batch DRC 32019.2.1  DRC Settings 32019.2.2  Connectivity and special rules 32219.2.3  Batch DRC 方案 32319.3  Review Hazard 32419.4  設(shè)計(jì)庫檢查 326第20章  生產(chǎn)數(shù)據(jù)輸出 32820.1  Gerber及鉆孔數(shù)據(jù)輸出 32820.1.1  輸出鉆孔數(shù)據(jù) 32820.1.2  設(shè)置光繪機(jī)格式 33220.1.3  輸出Gerber數(shù)據(jù) 33320.1.4  導(dǎo)入并檢查Gerber數(shù)據(jù) 33520.2  其他生產(chǎn)數(shù)據(jù)輸出 33620.2.1  元器件及Bond Wire坐標(biāo)文件輸出 33620.2.2  DXF文件輸出 33820.2.3  版圖設(shè)計(jì)狀態(tài)輸出 33820.2.4  BOM輸出 339第21章  SiP仿真技術(shù) 34121.1  SiP仿真技術(shù)概述 34121.2  信號(hào)完整性SI仿真 34221.2.1  HyperLynx SI 信號(hào)完整性仿真工具介紹 34221.2.2  HyperLynx SI 信號(hào)完整性仿真實(shí)例分析 34521.3  電源完整性PI仿真 35121.3.1  HyperLynx PI 電源完整性仿真工具介紹 35221.3.2  HyperLynx PI 電源完整性仿真實(shí)例分析 35421.4  熱分析Thermal仿真 35821.4.1  HyperLynx Thermal熱分析軟件介紹 35821.4.2  HyperLynx Thermal熱仿真實(shí)例分析 36021.5  電磁兼容EMI/EMC分析 36821.5.1  Quiet Expert 電磁兼容專家系統(tǒng)介紹 36821.5.2  Quiet Expert 實(shí)例分析 36921.6  數(shù)?；旌想娐贩抡娼榻B 373參考資料 375后記及致謝 376

編輯推薦

為了降低SiP設(shè)計(jì)的門檻，打消初學(xué)者對剛開始設(shè)計(jì)SiP時(shí)的各種顧慮和疑惑，李揚(yáng)、劉楊編著的《SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真——高級(jí)應(yīng)用指南》的內(nèi)容除了描述SiP設(shè)計(jì)和仿真之外，還介紹SiP生產(chǎn)廠家、裸芯片供應(yīng)商等相關(guān)信息，供讀者參考。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真 PDF格式下載

---